

Dynamic Branch Predictor

- Describe (the answer has to be effectively supported) a 1-BHT and a 2-BHT able to execute the following assembly code (R0 is set to 2000, R1 is set to 0)

```
LOOP:      LD      F1      0      R0
           ADDD    F2      F1      F1
           ADDI    R1      R1      100
LOOP2:     MULTD   F2      F2      F1
           SUBI    R1      R1      1
           BNEZ    R1      LOOP2
           SUBI    R0      R0      2
           BNEZ    R0      LOOP
```

- The obtained result, in terms of mispredictions, is inline with theoretical characteristics of the two predictors? Please effectively support your answer.

LET'S FIRST UNDERSTAND WHERE AND HOW A LOOP WORKS

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
	BNEZ	R1	LOOP2	
	SUBI	R0	R0	2
	BNEZ	R0	LOOP	

$$R0 = 2000$$
$$R_1 = 0$$

LOOP 2 400 ITERATIONS • ~~4~~ LOOP

Loop 1000 iterations

DYNAMICALLY COMPUTE THE NUMBER OF MISPRENCTIONS

1-bit BHT WITH NO COLLISION

LOOP		T
LOOP2		T

LOOP	T
LOOP2	NT

```

LOOP:      LD      F1      0      R0
           ADDD    F2      F1     F1
           ADDI    R1      R1     100
LOOP2:     MULTD   F2      F2     F1
           SUBI    R1      R1      1
           BNEZ    R1      LOOP2
           SUBI    R0      R0      2
           BNEZ    R0      LOOP

```

Handwritten annotations in purple:

- Arrows pointing from **LOOP2** to **LOOP** and from **LOOP2** to the **BNEZ R1 LOOP2** instruction.
- Labels **NT** and **LAG** next to the **BNEZ R1 LOOP2** instruction.
- Labels **T** and **T** next to the **BNEZ R0 LOOP** instruction.

LAST: $NT = NT \checkmark$

$$1 + (1 + 1) \cdot 999 + 1$$

$$T \rightarrow NT \quad MT \rightarrow \gamma T$$

LOOP	NT
LOOP2	T

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
	BNEZ	R1	LOOP2	
	SUBI	R0	R0	2
	BNEZ	R0	LOOP	

Find: $T \rightarrow NT$
 FNT

$NT \rightarrow T$
 $T \rightarrow NT$
 $(1+1) \cdot 1000 + 1$

LOOP	NT
LOOP2	NT

```

LOOP:      LD      F1      0      R0
           ADDD    F2      F1     F1
           ADDI    R1      R1     100
LOOP2:     MULTD   F2      F2     F1
           SUBI    R1      R1      1
           T       BNEZ    R1     LOOP2
           SUBI    R0      R0      2
           M       BNEZ    R0     LOOP

```

$$M \rightarrow T \quad T \rightarrow NT$$

$$1 + (1 + 1) \cdot 999 + 1 + 1$$

```

LOOP:      LD      F1      0      R0
           ADDD    F2      F1     F1
           ADDI    R1      R1     100
LOOP2:     MULTD   F2      F2     F1
           SUBI    R1      R1     1
           BNEZ    R1      LOOP2
           SUBI    R0      R0     2
           BNEZ    R0      LOOP

```

$$(1+1) \cdot 1000 + 2$$

1-bit BHT WITH COLLISION

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
T	BNEZ	R1	LOOP2	
	SUBI	R0	R0	2
	BNEZ	R0	LOOP	

$T \rightarrow NT$
 $NT \rightarrow T$
 $T \rightarrow NT$
 $(1 + 1) \cdot 999 + 1$

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
NT	BNEZ	R1	LOOP2	
	SUBI	R0	R0	2
	BNEZ	R0	LOOP	

$NT \rightarrow T$
 $1 + (1 + 1) \cdot 999 + 1$

2-bit BHT WITH NO COLLISION

LOOP TT
LOOP2 TT

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
T	BNEZ	R1	LOOP2	
LAST	SUBI	R0	R0	2
$T_w \leftarrow T$	BNEZ	R0	LOOP	

$T \rightarrow T_w$
 $T \rightarrow T_w$ LAST
 $1 \cdot 1000 + 1$

LOOP NT NT
LOOP2 NT NT

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
NT	BNEZ	R1	LOOP2	
	SUBI	R0	R0	2
NT	BNEZ	R0	LOOP	

$NT \rightarrow NT_w$
 $NT_w \rightarrow T$
 $T \rightarrow T_w$
 $NT \rightarrow T$
 $(1 + 1 + 1) + (1 \cdot 999) + (1 + 1 + 1)$
 $T \rightarrow T_w$
 $NT \rightarrow NT_w$
 $T \rightarrow T_w$ LAST

2-bit BHT WITH COLLISION

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
TT	BNEZ	R1	LOOP2	
	SUBI	R0	R0	2
	BNEZ	R0	LOOP	

$T \rightarrow T_w$
 $T \rightarrow T_w$ LAST
 $1 \cdot 1000 + 1$

LOOP:	LD	F1	0	R0
	ADDD	F2	F1	F1
	ADDI	R1	R1	100
LOOP2:	MULTD	F2	F2	F1
	SUBI	R1	R1	1
NT	BNEZ	R1	LOOP2	
	SUBI	R0	R0	2
	BNEZ	R0	LOOP	

$NT \rightarrow T$
 $T \rightarrow T_w$
 $T \rightarrow T_w$
 $T_w \rightarrow NT$ (LAST)
 $1 + 1 + 1 + 0 + 1 \cdot 999 + 1$

Dynamic Branch Predictor

- Describe (the answer has to be effectively supported) a 1-BHT and a 2-BHT able to execute the following assembly code (R0 is set to 1, R1 is set to 300)

```
LOOP:  LD F3 0 (R0)
        ADDD F1 F3 F3
        ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
        SUBI R1 R1 3
        BNEZ R1 LOOP2
        SUBI R0 R0 2
        BNEZ R0 LOOP
```

- The obtained result, in terms of mispredictions, is inline with theoretical characteristics of the two predictors? Please effectively support your answer.


```

LOOP:  LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      BNEZ R1 LOOP2
      SUBI R0 R0 2
      BNEZ R0 LOOP

```

$R_1=300 \quad R_0=1$

$R_1=300+3000=3300$

$\frac{3300}{3}=1100 \text{ ITERATIONS}$

1-2-2-2-...-2 NEVER=0

→ ∞ ITERATIONS

AHRE $R_1=3000 \rightarrow 1000$

1-bit BHT WITH NO COLLISION

LOOP T
 LOOP2 T

LOOP T
 LOOP2 NT

```

LOOP:  LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      T BNEZ R1 LOOP2
      SUBI R0 R0 2
      T BNEZ R0 LOOP

```

```

LOOP:  LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      NT BNEZ R1 LOOP2
      SUBI R0 R0 2
      T BNEZ R0 LOOP

```

$\nearrow T \rightarrow NT$
 $\nearrow NT \rightarrow T$
 $\searrow T \rightarrow NT$
 $1 + (1 + 1) \cdot (\infty - 1) + 0$

$\nearrow NT \rightarrow T$
 $\nearrow T \rightarrow NT$
 $(1 + 1) \cdot \infty + 0$

LOOP NT
 LOOP2 T

LOOP NT
 LOOP2 NT

```

LOOP:  LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      T BNEZ R1 LOOP2
      SUBI R0 R0 2
      NT BNEZ R0 LOOP

```

```

LOOP:  LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      NT BNEZ R1 LOOP2
      SUBI R0 R0 2
      NT BNEZ R0 LOOP


```

$\nearrow NT \rightarrow T$
 $1 + (1 + 1) \cdot \infty + 1$


$(1 + 1) \cdot \infty + 1$

1-bit BHT WITH COLLISION

```
LOOP: LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      T BNEZ R1 LOOP2
      SUBI R0 R0 2
      BNEZ R0 LOOP
```



```
LOOP: LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      NT BNEZ R1 LOOP2
      SUBI R0 R0 2
      BNEZ R0 LOOP
```




2-bit BHT WITH NO COLLISION

LOOP
LOOP2

TT
TT


```
LOOP: LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      T BNEZ R1 LOOP2
      SUBI R0 R0 2
      T BNEZ R0 LOOP
```



LOOP
LOOP2


NT NT
NT NT

```
LOOP: LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      NT BNEZ R1 LOOP2
      SUBI R0 R0 2
      NT BNEZ R0 LOOP
```



2-bit BHT WITH COLLISION

```
LOOP: LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      T3 BNEZ R1 LOOP2
      SUBI R0 R0 2
      =Tw BNEZ R0 LOOP
```



```
LOOP: LD F3 0 (R0)
      ADDD F1 F3 F3
      ADDI R1 R1 3000
LOOP2: MULTD F2 F2 F3
      SUBI R1 R1 3
      NT3 BNEZ R1 LOOP2
      SUBI R0 R0 2
      NTw BNEZ R0 LOOP
```

