本历史

文档更新记录	文档名:	Lab13_TLB MMU 设计 (二)
	版本号	V0.1
	创建人:	计算机体系结构研讨课教学组
	创建日期:	2019-11-28

更新历史

1 2019/11/28 2 2019/12/03	9/11/28		
2 2019/12/03		- 草稿	·
	/12/03 邢金璋 🔻 🔻	V0.1 初版	0
KBO.	3001100911	横木	

1 实验十三 TLB MMU 设计(二)

在学习并尝试本章节前,你需要具有以下环境和能力:

- (1) 装有 Vivado 的电脑一台。
- (2) 熟悉 Vivado,并能初步使用。 如果对 Vivado 不熟悉,请参考课程讲义中的第一讲内容。
- (3) 初步掌握 Verilog 的简单语法。
- (4) 熟悉龙芯体系结构实验箱(Artix-7)。

通过本章节的学习, 你将获得:

- (1) 掌握 TLB MMU 的知识。
- (2) 理解 MIPS 架构中的 MMU 相关控制寄存器和 TLB 指令。

本次实验需要参考的文档包括但不限于:

- (1) Lab13任务书(本文档)。
- (2) 体系结构研讨课总讲义之第九章 "TLB MMU 设计"。
- (3) 《MIPS 指令手册》。

1.1 实验目的

- 1. 掌握 TLB MMU 的知识。
- 2. 学会设计 TLB 模块。
- 3. 理解 MIPS 架构中的 MMU 相关控制寄存器和 TLB 指令。

1.2 实验设备

- 1. 装有 Xilinx Vivado 的计算机一台。
- 2. 龙芯体系结构教学实验箱(Artix-7)一套。

1.3 实验任务

本次实验只有一个任务:

- 1. 在 lab11 和 lab12 的实验环境中,完成:
 - a) CPU增加TLBR、TLBWI、TLBP指令。
 - b) CPU 增加 Index、EntryHi、EntryLo0、EntryLo1 寄存器。
 - c) CPU增加 16 项 TLB 结构,支持的页大小为 4KB。
 - d) 运行专用功能测试 tlb func,要求通过前 6 项测试。
- 2. 本次实验要求以组为单位提交实验报告和 RTL 代码,以报告评分和现场检查评分作为最后的实验得分:

- (1) 报告评分:描述自己的设计方案,记录调试过程(错误记录应该配截图)。实验报告模板请使用 lab3 的模板。
- (2) 现场检查评分:检查包含仿真检查和上板检查。

1.4 实验检查

检查前需提交实验报告(每组一份)和调试好的 RTL 代码。本次实验在 2019 年 12 月 10 日进行检查。 现场检查,分仿真检查和上板检查:

- 1) 仿真检查:对照波形进行描述 TLB 读写和查找的过程。
- 2) 上板检查: 查看上板行为。

现场检查要求能正确应对检查者的提问,并根据要求进行正确的操作演示

1.5 实验提交

提交的作品包括纸质档和电子档。

(1) 纸质档提交

提交方式:课上现场提交,每组提交一份。

截止时间: 2019年12月10日18:10。

提交内容: 纸质档 lab13 实验报告。

(2) 电子档提交

提交方式:打包上传到 Sep 课程网站 lab13 作业下,每组提交一份。

截止时间: 2019年12月10日18:10。

提交内容: 电子档为一压缩包,文件名是"lab13_箱子号.zip",目录层次如下(请将其中的"<mark>箱子号"</mark>替换为本组箱子号)。

|-lab13 箱子号/

目录,lab13作品。

|--lab13 箱子号.pdf/

Lab13 实验报告,实验报告模板参考"Lab03 实验报告模板 仅供参考.docx"

|--mvCPU /

目录,myCPU 源码。目录请加一个 readme,简单描述下各文件。

1.6 实验环境

本次实验环境与 lab11 完全相同。实验步骤中不同的是本次实验不需要提前运行 cpu_gettrace 工程,也不需要对比 trace。

本次实验的步骤是:

- 1) 准备好 lab11 的实验环境,UCAS_CDE_axi;准备好 lab12 的 tlb 模块代码。
- 2) 将京 lab12 完成的 tlb 模块集成到 lab11 中的 myCPU 中。
- 3) 打开 myCPU 工程(UCAS_CDE_axi/mycpu_axi_verify/run_vivado/mycpu_prj1/mycpu_prj1.xpr)。
- 4) 通过 "Add Sources"添加 mvCPU 中新增的 tlb 模块源码到工程中。
- 5) 修改 UCAS_CDE_axi/ mycpu_axi_verify/rtl/CONFREG/confreg.v 的 408 行,将 open_trace 的复位值改为 0。

- 将 lab13 发布的软件程序 tlb_func.zip,解压后,将 tlb_func/拷贝到 UCAS_CDE_axi/soft/目录里。
- myCPU 工程中的 axi_ram 重新定制, 此时选择加载 7) 的 coe (UCAS_CDE_axi/soft/tlb_func/obj/inst_ram.coe) .
- 运行 myCPU 工程的仿真(进入仿真界面后,直接点击 run all),开始 debug。 8)
- 仿真通过后,进行综合、布局布线和生成 bit 流文件,并进行上板验证。

White Hard to the state of the