
# 第二章 参考答案 计算机系统结构基础

1. 解: A为 10MIPS, B为 20MIPS, C为 40MIPS。

三台机器实际性能相同。

# 题目问的是运行程序 P 时的性能。

- 2. 解:加速比 y 与向量化比例 x 之间的关系是:y=1/((1-x)+x/8)=1/(1-7x/8) ······(A)
- (1) 假设原运行时间为 1,新总运行时间为(1-x) + x/8,得加速比 y



- (2) 在式(A)中令 y=2,可解得 x=4/7≈57.14%。
  此时向量模式运行时间占总时间比例是((4/7)/8)/(3/7+((4/7)/8))=1/7=14.29%
- (3) 硬件方法,整体加速比为 1/((1-0.7)+0.7/16)=2.91 软件方法,设相同加速比下向量化比例为 x,即 1/((1-x)+x/8)=2.91, x=0.75 所以推荐软件方法。

# 3. 解:

- (1) MIPS<sub>EWLL</sub>=(I+F×Y)/(W×10<sup>6</sup>); MIPS<sub>FPU</sub>=(I+F)/(B×10<sup>6</sup>) **实际执行总指令除以总时间**
- (2)  $120 = (I + 8 \times 10^6 \times 50) / (4 \times 10^6) = I = 80 \times 10^6$
- (3)  $80 = (80 \times 10^6 + 8 \times 10^6) / (B \times 10^6) = B = 1.1$
- (4) MFLOPS=F/ $((B-((W*I)/(I+F*Y))) \times 10^6) \approx 18.46$  按运行该程序时浮点指令数除以浮点部分所占时间(总时间减去定点部分时间)来计算
- (5) 决策正确,因为执行时间缩短了,这才是关键标准。

## 这个公式略有一点争议。

- 4. 解: 当取 c=4000 时:
- (1)  $y=12.29386-0.18295x+0.0015x^2$
- (2)  $y=342.47443-6.36386x+0.02727x^2$

## 5. 解:

1.1V 下静态功耗 1.1\*1.1/(1.05/0.5)=0.576W 时钟不翻转的静态功耗按电阻算

- 1.1V 下 1GHZ 时动态功耗为 1.1\*2.5-0.576=2.174W 动态功耗+静态功耗=总功耗
- 1.1V 下 0.5GHZ 动态功耗为 2.174\*0.5/1=1.087W 动态功耗与翻转率成正比
- 1.1V 下 0.5GHZ 总功耗为 1.087+0.576=1.663W

## 6. 解:

a) 先证明 N=2<sup>k</sup> 时,正数  $(a_1+a_2+\cdots+a_N)/N \geq \sqrt[N]{a_1a_2\cdots a_N}$  。对 k 进行数学归纳法即可。

b) 证: 假设参考机的程序分值为  $Z=\{Z_0, Z_1, \cdots, Z_{n-1}\}$ , 其中 n 为 SPEC CPU2000 中的程序个数;

而 A 机器的程序分值为  $X=\{x_0, x_1, \cdots, x_{n-1}\}$ 

B 机器的程序分值为  $Y=\{y_0, y_1, \dots, y_{n-1}\}$ 

则有:

A 机器的性能为: 
$$\sqrt[n]{\frac{x_0*x_1*\cdots*x_{n-1}}{Z_0*Z_1*\cdots*Z_n}}$$
 , B 机器的性能为:  $\sqrt[n]{\frac{y_0*y_1*\cdots*y_{n-1}}{Z_0*Z_1*\cdots*Z_n}}$ 

从而, A与B机器的性能比为:

$$\frac{\sqrt[n]{\frac{x_0 * x_1 * \cdots * x_{n-1}}{Z_0 * Z_1 * \cdots * Z_n}}}{\sqrt[n]{\frac{y_0 * y_1 * \cdots * y_{n-1}}{Z_0 * Z_1 * \cdots * Z_n}}} = \sqrt[n]{\frac{x_0 * x_1 * \cdots * x_{n-1}}{y_0 * y_1 * \cdots * y_{n-1}}}$$

可见, 其结果与参考样机无关。故得证。

## 7. 解: 查阅资料题

AMD 4 核 Barcelona, 2.8G, 3 发射每个核 1 个 128 位浮点向量功能部件和 1 个 128 位浮点加法向量部件,峰值性能 4\*4\*2.8=44.8GFlops。 2 路 L1I 64KB; 2 路 L1D 64KB 3 latency; 16 路 L2 512KB; 32 路 2MB 共享 L3,内存带宽 21.34GB/s

Intel 4 核 Nehalem (i7), 2.5G-3G, 4 发射每个核 1 个 128 位浮点向量功能部件和 1 个 128 位浮点加法向量部件,峰值性能 4\*4\*3=48GFlops。4 路 L1I 32KB; 4 路 L1D 32KB 4 latency; 8 路 256KB L2 12 latency; 16 路 8MB L3 30-40 latency; 内存带宽 31.92GB/s

#### 8. (1) 略。

# 第三章 参考答案 二进制与逻辑电路

# 1. 解:

- (1)  $[-(2^{63}-1), 2^{63}-1]$   $\pi [-2^{63}, 2^{63}-1]$
- (2) -2<sup>31</sup> 常识题

# 2. 解: 常识题

(1)

3.8368135610839464260099560574934e-34

 $0xbe400000=1,0111\ 1100,100\ 0000\ 0000\ 0000=-(1.1)_2*2^{(124-127)}=-0.1875$   $0xff800000=1,1111\ 1111,000\ 0000\ 0000\ 0000=-\infty$ 

(2)

0000 0000000000000= $(1.0101)_2*2^{(1027-1023)}=21$ 


 $0 \times 800800000000000$ 

(3)

(4)

# 3. 解:

A&B | C&D=~(~(A&B)&~(C&D)), 两级与非门的逻辑




两种解法,第二种,是课本上的<sup>~</sup>(A&B | C&D) 后面再加一个反相器。 N 管要接地,P 管要接电,不能反过来。所以一级逻辑画不出的。注意!

# 4. 解:

FO4 延迟=本征延迟+负载延迟=0.023+4.5\*((0.0036+0.0044)\*4)=0.167ns

本课对 F04 定义为 1 个反相器驱动 4 个相同的反相器(器件延迟和线延迟是 4 份 )。 鉴于 F04 定义 存疑(参见 wiki),回答 0.023+4.5\*(0.0044+0.0036\*4\*4)=0.302ns 也算对。


# 5. 解:



时钟的延迟:

CK→C: 1+1=2ns

 $CK \rightarrow CN: 1+0.5+0.5=2ns$ 




通过分析电路行为可知这是一个下降沿触发的 D 触发器。

建立时间指的是在时钟信号到达 CK 端之前,将触发器内部 N1 及 N2 状态改变并稳定为与 D 端数据相符所需的时间。这样,D 端数据必须通过 D  $\rightarrow$  N0  $\rightarrow$  N1  $\rightarrow$  N2 才能真正改变触发器内部状态,但即使如此,由于 N1 和 N2 间反相器环驱动能力不能确定,为保守起见,还需要加上 N2  $\rightarrow$  N1 时间。此外考虑到接口处 CK 端时钟信号到 C 和 CN 的传播时延,如果 C 和 CN 的传播时延不一,可能导致传输门输出弱 1 或弱 0 情况,仍从保守情况出发取两者的较小值,另外还要算上传输门控制端栅到漏(源)的延迟。这样,该触发器建立时间 Tsetup=TD-N0-N1-N2-N1 - (min (TCK-C, TCK-CN)+Ttran)=(1+0.5+1+1)- (min (2, 2)+0.75)=0.75 ns

保持时间指的是在时钟信号到达 CK 端之后,D 端需要等待多长时间,使得即使其数据变化也不影响触发器内部状态。反过来想,那什么情况下D端数据变化可能会影响内部状态呢?只有当前级传输门在完全关断之前,D端数据已经进入到 N1,进而才有可能对内部状态产生影响。所以只需保证在前级传输门关断时变化的D端数据不进入N1即可。此外也要考虑到时钟信号的传播延迟,仍从保守情况出发取两者较大值,加上传输门控制端栅到漏(源)的延迟。这样,Thold=(max(TCK-C, TCK-CN)+Ttran)-TD-NO-N1=(max(2,2)+0.75)-(1+0.5)=1.25ns。

CK o Q 时间指的是时钟触发沿到来之后 Q 端输出新的触发器状态所需的时间。只有当后级传输门打开后,Q 端才有可能与触发器内部状态相符,也就是 C=1 o 0 (CN=0 o 1) 时钟下降沿时,这时候 N2 处的状态需要通过 N2 o N3 o N4 o Q,此时由于后级传输门出于打开状态,N3-N4 处的反相器环一般不可能再破坏这个新状态。此外仍出于保守考虑时钟信号的传播延迟取较大值,并加上传输门控制端栅到漏(源)的延迟。这样,该触发器 CK o Q 时间 TCK - Q = (max(TCK - C, TCK - CN) + Ttran) +TN2-N3-N4-Q = (max(2,2)+0.75)+(0.5+1+1)=5.25ns

# 6. 解:



先不考虑 preset 和 reset 信号的影响,即 preset=1 且 reset=1,分析如下:

- 1. 当 C 信号发生 1→0 的变化时,2 单元和 3 单元强制输出 $\{1,1\}$ ,5 单元和 6 单元的状态继续保持。
- 2. 当 C 信号发生 0→1 的变化时,

若 D 输入为 0, 4 单元输出为 1,1 单元输出为 0, 使得 2 单元和 3 单元输出分别为 1 和 0, 进而 5 单元和 6 单元的 Q 和 QN 输出分别为 0 和 1;

若 D 输入为 1,4 单元输出 0,使得 1 单元输出为 1,2 单元和 3 单元输出分别为 0 和 1,进而 5 单元和 6 单元的 Q 和 QN 输出分别为 1 和 0。

当C信号继续维持在1时,由于2单元和3单元的状态组合只可能是{0,1}和{1,0}中的一种,若2单元输出为0,无论D输入如何影响4单元输出,1单元和3单元始终为1,D输入信号无法穿透进入下一级;若3单元输出为0,4单元输出时钟为1,D输入信号无法穿透4单元,因此数据不再变化。

得到第一步结论: 当复位无效时(即 preset 与 reset 均为 1 时),该电路只在 C 信号发生  $0\rightarrow 1$  变化时接受 D 输入信号,因此是一个 D 触发器。

# 再考虑 preset 和 reset 信号:

当 preset=0 且 reset=1 时,5 单元的 Q 输出为 1,1 单元输出 1,使得 2 单元输出 0,控制 3 单元输出 1,进而 6 单元受到 5 单元输出 Q 信号影响,输出 QN 为 0;当 preset=1 且 reset=0 时,6 单元的 QN 输出为 1,2 单元输出 1,4 单元输出 1,使得 3 单元输出 0,进而 5 单元受到 6 单元输出 QN 信号影响,输出 Q 为 0;当 preset=0 且 reset=0 时,5 单元和 6 单元的 Q 和 QN 输出都是 1,不符合单元逻辑要求,因此应当避免。

# 第四章 参考答案 指令系统结构

1.

本题常识: A. 从内存取指令,也算内存交换; B. 每个单独的指令,均必须以字节为单位,

# 不存在半字节。。

# 有的同学认为累加器型有 sub 指令,这种情况下,两个都是累加器型最优

解: (1)

	堆栈型	累加器型	寄存器-存储器型	寄存器-寄存器型	
汇 编代码	Push B Push C Sub Pop A Push A Push C Sub Pop D Push D Push A Add Pop B	Load C Neg Add B Store A Load C Neg Add A Store D Add A Store B	Load R1, B Sub R1, C Store R1, A Sub R1, C Store R1, D Add R1, A Store R1, B	Load R1, B Load R2, C Sub R3, R1, R2 Store R3, A Sub R4, R3, R2 Store R4, D Add R5, R4, R3 Store R5, B	
指令 字节	30	26	28	29	
内 存 交 换 字节	48	42	42	39	
代码量衡量		√			
交数量量				√	

# 2. 常识题。

# 解: 小尾端:

Address	0xxx000	0xxx001	0xxx010	0xxx011	0xxx100	0xxx101	0xxx110	0xxx111
0x	4E	4F	53	47	4E	4F	4F	4C
ASCII	N	0	S	G	N	0	0	L

# 大尾端:

Address	0xxx000	0xxx001	0xxx010	0xxx011	0xxx100	0xxx101	0xxx110	0xxx111
0x	4C	4F	4F	4E	47	53	4F	4E
ASCII	L	0	0	N	G	S	0	N

# 3. 题目问的是性能,可以默认问的是运行该程序(满足 25%是条件转移)的性能。最终以实际运行的时间为标准;想计算时间,需要先计算总指令数量,才能算出所需时间。

解: 假设 CPU A 总指令数为 x,根据题意,转移指令有 0.25x,条件码指令 0.25x,其它指令 0.5x,因此 A 执行周期数 2\*0.25x+0.75x=1.25x

可得 CPU B 总指令数为 0.75x, 其中转移指令 0.25x, 其它指令 0.5x。

B 执行周期数 2\*0. 25x+0. 5x=1x

当 CPU A 频率为 1.2 倍时,性能是 CPU B的 1.2/1.25=0.96 倍

当 CPU A 频率为 1.1 倍时, 性能是 CPU B 的 1.1/1.25=0.88 倍

因此 CPU A 两种情况下都差

#### 4.

a) lw \$1, 0(\$n)

add \$2, \$2, \$1

bnez \$1, 1f //任何将\$1 作为 src 的指令都可以

- b) 假设需要减少 x 的 load 指令。减少后,指令数为 1-0.26x。则(1-0.26x)/0.95=1 x=19%
- c) 困难在于访存 MEM 在 EXE 之前就要进行,而 add \$2,0(\$n)需要先访存后 EXE

题意是增加寄存器-内存形式指令,因此有的同学曾经回答"lw r1,0(r3) add r3, r2, r1",但可以通过增加 add r3, r2, 0(r3)这样的寄存器-内存形式指令来实现消除。虽然与题干不完全一致,但是是可以通过简单思考,就知道这个也属于"寄存器-内存"形式指令。

#### 5.

- a) 条件转移指令的跳转范围。 16+2 位 256KB (+-128KB)
- b) 直接跳转指令的跳转范围。

26+2 位 256MB (注意并非+-128MB, 这是 MIPS 指令集的特点)

# 6.

解:

按小尾端的解答:

dli r2, 1005

1 wr r1, 0 x0 (r2)

1w1 r1, 0x3(r2)

dli r2, 2005

swr r1, 0x0(r2)

sw1 r1, 0x3(r2)

## 7.

解: 常识题。

```
1: 11 r1, 100(r2)
add r1, r1, 100
sc r1, 100(r2)
begz r1, 1b
```

如果在 11 和 sc 之间(含 11 和 sc),发生了中断或者其他处理器修改 100(r2),则 sc 之后 r1 会变 0,回到标号 1 重新执行。

## 8. 解: 资料查阅题

## X86 的减法指令如下:

# 定点减法:

SUB AL,imm8 Subtract imm8 from AL SUB AX,imm16 Subtract imm16 from AX SUB EAX,imm32 Subtract imm32 from EAX SUB RAX,imm32 Subtract sign-extend imm32 from RAX SUB r/m8,imm8 Subtract imm8 from 8bit register or 8bit memory location SUB r/m16,imm16 Subtract imm16 from 16bit register or 16bit memory location SUB r/m32,imm32 Subtract imm32 from 32bit register or 32bit memory location SUB r/m64,imm32 Subtract sign-extend imm32 from 64bit register or 64bit memory location SUB r/m16,imm8 Subtract sign-extend imm8 from 16bit register or 16bit memory location Subtract sign-extend imm8 from 32bit register or 32bit memory location SUB r/m32,imm8 SUB r/m64,imm8 Subtract sign-extend imm8 from 64bit register or 64bit memory location SUB r/m8,r8 Subtract 8bit register from 8bit register or 8bit memory location SUB r/m16,r16 Subtract 16bit register from 16bit register or 16bit memory location SUB r/m32,r32 Subtract 32bit register from 32bit register or 32bit memory location SUB r/m64,r32 Subtract sign-extend 32bit register from 64bit register or 64bit memory location SUB r8,r/m8 Subtract 8bit register or 8bit memory location from 8bit register SUB r16,r/m16 Subtract 16bit register or 16bit memory location from 16bit register SUB r32,r/m32 Subtract 32bit register or 32bit memory location from 32bit register SUB r64,r/m64 Subtract 64bit register or 64bit memory location from 64bit register

## Flag 影响:

OF, SF, ZF, AF, PF, CF 被影响

## Protected 模式下例外:

#GP(0) If the destination is located in a non-writable segment

If a memory operand effective address is outside the CS DS ES FS or GS segment limit

If the DS ES FS or GS register contains a NULL segment selector

#SS(0) If a memory operand effective address is outside the SS segment limit

#PF(fault-code) If a page fault occurs

#AC(0) If alignment checking is enabled and an unaligned memory reference is made while the

current privilege level is 3

Real-address 模式下例外

#GP If a memory operand effective address is outside the CS FS ES FS or GS segment limit

#SS If a memory operand effective address is outside the SS segment limit

Virtual-8086 模式下例外

#GP(0) If a memory operand effective address is outside the CS FS ES FS or GS segment limit

#SS(0) If a memory operand effective address is outside the SS segment limit

#PF(fault-code) If a page fault occurs

#AC(0) If alignment checking is enabled and an unaligned memory reference is made

Compatibility 模式下例外

同 Protected 模式

64bit 模式例外

#SS(0) If a memory address referencing the SS segment is in a non-canonical form

#GP(0) if the memory address is in a non-canonical form

#PF(fault-code) If a page fault occurs

#AC(0) If alignment checking is enabled and an unaligned memory reference is made while the current privilege level is 3

#### X86 浮点减法指令如下:

FSUB m32fp Subtract m32fp from ST(0) and store result in ST(0)
FSUB m64fp Subtract m64fp from ST(0) and store result in ST(0)
FSUB ST(0),ST(i) Subtract ST(i) from ST(0) and store result in ST(0)
FSUB ST(i),ST(0) Subtract ST(0) from ST(i) and store result in ST(i)

FSUBP ST(i),ST(0) Subtract ST(0) from ST(i) and store result in ST(i),and pop register stack

Subtract ST(0) from ST(1) and store result in ST(1),and pop register stack

FISUB m32int Subtract m32int from ST(0) and store result in ST(0)
FISUB m16int Subtract m16int from ST(0) and store result in ST(0)

FSUBR m32fp Subtract ST(0) from m32fp and store result in ST(0)
FSUBR m64fp Subtract ST(0) from m64fp and store result in ST(0)
FSUBR ST(0),ST(i) Subtract ST(0) from ST(i) and store result in ST(0)

FSUBR ST(i),ST(0) Subtract ST(i) from ST(0) and store result in ST(i) FSUBRP ST(i),ST(0) Subtract ST(i) from ST(0) and store result in ST(i),and pop register stack

FSUBRP Subtract ST(1) from ST(0) and store result in ST(1), and pop register stack
FISUBR m32int Subtract ST(0) from m32int and store result in ST(0)

FISUBR m32int Subtract ST(0) from m32int and store result in ST(0)

FISUBR m16int Subtract ST(0) from m16int and store result in ST(0)

//FISUB 和 FISUBR 将定点转化为 X86 的扩展双精度浮点格式(80bit)

## FPU Flags 影响:

C1 set to 0 if stack underflow occurred

Set if result was rounded up; cleared otherwise

C0, C2, C3 undefined

浮点例外:

#IS stack underflow occurred

#IA Operand is an SNaN value or unsupported format

Operands are infinities of like sign

#D Source operand is a denormal value

**#U** Result is too small for destination format

#O Result is too large for destination format

#P Value cannot be represented exactly in destination format

Protected 模式下例外:

#GP(0) If a memory operand effective address is outside the CS DS ES FS or GS segment limit If the DS ES FS or GS register contains a NULL segment selector

#SS(0) If a memory operand effective address is outside the SS segment limit

#NMCR0.EM[bit2] or CR0.TS[bit3] = 1

#PF(fault-code) If a page fault occurs

#AC(0) If alignment checking is enabled and an unaligned memory reference is made while the current privilege level is 3

Real-address 模式下例外

#GP If a memory operand effective address is outside the CS FS ES FS or GS segment limit

#SS If a memory operand effective address is outside the SS segment limit

#NMCR0.EM[bit2] or CR0.TS[bit3] = 1

Virtual-8086 模式下例外

#GP(0) If a memory operand effective address is outside the CS FS ES FS or GS segment limit

#SS(0) If a memory operand effective address is outside the SS segment limit

#PF(fault-code) If a page fault occurs

#AC(0) If alignment checking is enabled and an unaligned memory reference is made

#NMCR0.EM[bit2] or CR0.TS[bit3] = 1

Compatibility 模式下例外

同 Protected 模式

64bit 模式例外

#SS(0) If a memory address referencing the SS segment is in a non-canonical form

#GP(0) if the memory address is in a non-canonical form

#NMCR0.EM[bit2] or CR0.TS[bit3] = 1

#MF If there is a pending x87 FPU exception

#PF(fault-code) If a page fault occurs

#AC(0) If alignment checking is enabled and an unaligned memory reference is made while the current privilege level is 3

# MIPS 的减法如下:

## 定点减法:

DSUB rd, rs, rt 64bit 减法

例外:

Integer Overflow, Reserved Instruction

DSUBU rd, rs, rt 64bit 无符号减法

例外:

**Reserved Instruction** 

SUB rd, rs, rt 32bit 减法

限制:

On 64-bit processors, if either GPR rt or GPR rs does not contain sign-extended 32-bit values (bits 63..31 equal), then the result of the operation is UNPREDICTABLE

例外:

Integer Overflow

SUBU rd, rs, rt 32bit 无符号减法

限制:

On 64-bit processors, if either GPR rt or GPR rs does not contain sign-extended 32-bit values (bits 63..31 equal), then the result of the operation is UNPREDICTABLE

例外:

无

# MIPS 浮点减法(SUB.fmt)如下:

SUB.S fd, fs, ft 单精度

SUB.D fd, fs, ft 双精度

SUB.PS fd, fs, ft 并行单精度(将 fs 和 ft 的上下两部分分别相减)

限制:

The field fs, ft, fd must specify FPRs valid for operands of type fmt. If they are not valid, the result is UNPREDICTABLE

The operands must be values in format fmt, if they are not, the result is UNPREDICTABLE and the value of the operand FPRs becomes UNPREDICTABLE

The result of SUB.PS is UNPREDICTABLE if the processor is executing in 16 FP registers mode. 例外:

Coprocessor Unusable, Reserved Instruction

浮点例外:

Inexact, Overflow, Underflow, Invalid Op, Unimplemented Op

## X86 和 MIPS 减法指令比较:

# 字长:

X86 的定点减法指令支持 8 位、16 位、32 位、64 位字长; 而 MIPS 定点减法支持 32 位 和 64 位字长。

## 浮点:

X86 的浮点减法指令均为 80 位扩展双精度格式;而 MIPS 浮点减法支持单精度、双精度和并行单精度格式。

#### 寻址方式:

MIPS 的减法只支持寄存器寻址。

X86 的定点减法支持寄存器寻址、立即数和内存寻址方式(直接寻址、变址寻址、间接寻址、基址寻址、基址加变址寻址);

X86 的浮点减法支持寄存器寻址(浮点寄存器栈)和内存寻址方式(直接寻址、变址寻址、间接寻址、基址寻址、基址加变址寻址)。

## 其他区别:

X86 的定点减法会修改 Flags,浮点减法会修改 FPU flags,而 MIPS 的减法没有 Flags。

X86 的减法和 MIPS 减法产生的例外由于体系结构的不同而有很大不同:

X86 的减法会产生 General-Protection 例外、Stack-Segment Fault 例外;除了在 real-address 模式下之外,还会产生 Page Fault 例外、Alignment Check 例外;所有的 浮点减法还会产生 Device Not Available(No Math Coprocessor)例外;在 64bit 模式下进行浮点减法还会产生 x87 FPU Floating Point Error(Math Fault)例外。

MIPS 的 DSUB、DSUBU 和所有的浮点减法会触发保留指令例外,DSUB 和 SUB 会触发溢出例外,浮点减法会触发协处理器不可用例外和一些浮点例外(Inexact, Overflow, Underflow, Invalid Op, Unimplemented Op)

9. 资料查阅题。略。