名1年作业.

1. 在一台运行 Linux 操作系统(页大小为 4KB)的 MIPS 计算机上执行如下 C 语言程序。在该程序执行过程中共发生了多少次例外?说明其过程。

```
roid cycle(double * a) {
   int i;
   double b[65536];
   for(i=0;i<3;i++) {
        memcpy(a,b,sizeof(b));
   }
}</pre>
```

此;为局部变量,其值效在档上。假设代码与;所在页已被pin住。 Q和b大小均为与12kB,不妨减他们从页的开头写入,则名占128页。 声明b时,并该有其正分配生;目。

首次流河与时、每三页触发1次TLB Refill,每1页触发1次TLB invalid。

首次该问a也是如比。

国此,如果TLB足智大,并且页表未被换出,则能发/skyTLB Rof训和上6次TLB invalid, 至后的循环中,由于TLB中已有表项,并且也为Yalid,不再触发例外。

如果TB有限,那么在TB表质被置换后,再汶河对常常发TB Refill,以对应的考例页为单位。

如果页面被从内存换出,也要再做发TLB invalid,以更为单位。

2. 2. 对于指令 cache 是否有必要考虑 cache 别名问题?

需要.

国为有3虚存,当 cache使用虚地址索引时,有可能出现两个不同分 cache 行,不同分虚地址,却映射少同一个物设地址的情况。

①当遇以seif-modifying 自修改指令时,别名句Cache 行气有数据不一致,此时开

取指,当Cooke命中时方能会军回日值,从而寻议错误。

母 比如虚地址 0×10000 5 0×11000 万能都映射的 0×80011000, 而这两个虚地 让会被依 右侧不同的 Cacheline.

①日常L3-Cache 从物设地址专引,另以-Cache 用度他址高引,则CPU无法维护 具有相同的设地址的USL3 Cache之间勾数据一致性。

因此,通常采用:

第1拍:①虚地址TLB ②虚地址低征或问Cache,取出Tag和 data 第2拍:物证地址和Tag比较、取出对应数据。

这样与消俗别名问题 国为 虚地址的低位始终与物及地址低位一致。

比如, 0x100005 0x11000 现在会被视为因-4 Cacle line.

3. 假定在某一个 CPU 的 cache 中需要 64 位虚拟地址,8 位的进程标识,而其支持的物理内存最多有 64GB。请问,使用虚拟地址索引比使用物理地址作为索引的 Tag 大多少? 这个值是否随着 cache 块大小的变化而发生改变?

庭地址3月:64+8=72位. 构造内存:6+30=36位. 做Tag大36位。

Cache块大小改变,只好响低位的分配,对总的差额并沒有影响。

- 4. 在一个包含 TLB 的当代处理器中,①请阐述 TLB、TLB 失效例外、页表和 Page fault 之间的关系;②如果有这样一个机器设计,对于同样的虚拟地址,TLB 命中和 Page fault 同时发生,这样的设计合理吗?为什么?③现代计算机页表普遍采用层次化的方式,请解释原因。
- OTLB: Translation bookaside buffer, 學路转旋溪冲。 它位于CPU内, 是页表的 Cache.

页表:记录虚拟地址的构理地址的映射,它以内存能(页)记录虚拟地址对症到哪块物设地址。

TLB失效例外:

①TLB中发有记录当亏虚地址,触发 Refil 例外, TLB去查划页表并返回

②TLB中有疾项,但Y=0,触发invalid例外,操作了说介入。


Page foult:缺负创外.即页底中没有记录虚论证以创物理地址的映射,对者记录分为设施性地内容被疑入硬盘。

①不亏望.

TLB与中一>TLB有VA对应负表且PA有效了无值!
Page fault => 该VA 无映射到PA无效
TLB与主标间一致性被破坏。


③层次化:用附开分配,不用分配,节白空间。

do: 羊级页灰



似成32位,页面4kB,12位。 页号 32-12-20位。

图此,20个页号,每各4B,共用2°B=4MB空间. 并且,该4MB空洞部一次性迫援分配。 多级页表



老采用3级页框,8+8+4+12 L1大小为1kB,-次性连续分配 L2有页大小1kB, L3每页大小64B. 如果作间全印被分配,则单级与多级页表使用相同 大小约空间。

但是L2523是随用地分配,故在空间未完 在利用时.多级及后使用更少的空间。

5. 已知一台计算机的虚地址为 48 位,物理地址为 40 位,页大小为 16KB,TLB 为 64 项 全相联,TLB 的每项包括一个虚页号 vpn,一个物理页号 pfn,以及一个有效位 valid,请根据 如下模块接口写出一个 TLB 的地址查找部分的 Verilog 代码。

module tlb_cam(vpn_in,pfn_out,hit,...);

其中,vpn_in 为输入的虚页号,pfn_out 为输出的物理页号,hit 为表示是否找到的输出信号,"···"表示与该 TLB 输入输出有关的其他信号。重复的代码可以用"···"来简化,如:

module tlb_cam(vpn_in, pfn_out, hit, valid_out);

```
Input [33:0] vpn_in; //48位虚地址 - 14位页面 = 34位虚页号
Output [25:0] pfn_out; //40位物理地址 - 14位页面 = 26位页号
Output hit; //命中
```

Output valid_out; //页表项有效

Reg[60:0] tlb_content[63:0]; //64项表项; [60:27]vpn; [26:1]pfn; [0:0]valid;

Wire [63:0] tlb_hit; //tlb命中one-hot

assign tlb_hit[0] = vpn_in == tlb_content[0][60:27];

.....

assign tlb_hit[63] = vpn_in == tlb_content[63][60:27];

assign hit = | tlb hit;

assign pfn_out = {26{tlb_hit[0]}} & tlb_content[0][26:1] | //将tlb-hit扩充26位以选中pfn

...... {26{tlb_hit[63]}} & tlb_content[63][26:1];

assign valid_out = tlb_hit[0] & tlb_content[0][0] |

tlb hit[63] & tlb content[63][0];

endmodule