




中国科学院
CHINESE ACADEMY OF SCIENCES

第4章测试


时间：10点-10点50






第4章测试


- 1. 写出图中所示各电路输出的逻辑函数表达式。



a)



b)



c)



第4章测试

- 2.设计一个3人表决电路，要求：当输入A、B、C中有半数以上人同意时，决议才能通过，但A有否决权，如A不同意，即使B、C都同意，决议也不能通过。



第4章测试

- 3. 课本第四章习题4.3
- 4. 课本第四章习题4.9
- 5. 课本第四章习题4.12



- 6.试手写一个加法器的verilog代码。