

Universidade Estadual de Maringá

CENTRO DE TECNOLOGIA



DEPARTAMENTO DE INFORMÁTICA

Lista de Exercícios - 03

1	A	. 1. 1.1 1.1	1		olos do lado direito:
	A CCACIA AC TIMAS	ae dados do l	iado esquerdo com i	os respectivos evemi	aine an iagn direith.

(1) BIT	(4) 123
(2) BOOLEAN	(7) 4.3
(3) CHARACTER	(8) 1ns
(4) INTEGER	(3) 'a'
(5) NATURAL	(2) false
(6) POSITIVE	(1) '1'
(7) REAL	(3) '?'
(8) TIME	(2) true
(9) TIPO NÃO EXISTENTE	(8) 1fs
	(4) 16#B#
	(4) 8#1
	(3) '9'
	(9) ah

	· · ·				
	NOTA: '1' também pode ser um tipo CHARACTER.				
2.	A sintaxe a seguir representa a implementação do tipo CHARACTER em VHDL? TYPE character IS ('A',, 'Z'); (X) Verdadeiro () Falso				
3.	A sintaxe a seguir representa a implementação de um tipo que pode ser definido pelo usuário em VHDL TYPE pares IS (2, 4, 6, 8); (X) Verdadeiro () Falso				
4.	BYTE é um tipo de dado predefinido em VHDL? () Verdadeiro (X) Falso				
5.	Marque quais as associações a seguir são válidas em VHDL: a) () Int0 <= 205; b) () Int1 <= 2#1100_1101#; c) () Int2 <= 8#315#; d) () Int3 <= 16#CD#; e) (X) Todas as alternativas são válidas; f) () Todas as alternativas são inválidas.				
6.	Marque quais as associações a seguir são válidas (V) e inválidas (F) em VHDL para o tipo REAL: a) (F) Re0 <=1; b) (F) Re1 <=1,0; c) (V) Re2 <=1.0; d) (F) Re3 <=1,0E+6; e) (V) Re4 <=1.0E-6; f) (F) Re3 <= -1,0E+6; g) (V) Re3 <= -1.0E-6;				
7.	TIME é um tipo físico definido na biblioteca padrão da VHDL? (X) Verdadeiro () Falso				



Universidade Estadual de Maringá

CENTRO DE TECNOLOGIA



DEPARTAMENTO DE INFORMÁTICA

8. Determine um tipo físico para a grandeza massa (miligrama até quilograma) em VHDL.

TYPE massa IS RANGE 0 TO 1E3 UNITS $mg;\\ cg = 10 mg;\\ dg = 10 cg;\\ g = 10 dg;\\ dag = 10 g;\\ hg = 10 dag;\\ kg = 10 hg;\\ END UNITS;$

9. De acordo com a linha de código em VHDL abaixo, responda:

saida: OUT BIT_VECTOR (7 DOWNTO 0):= "11000110";

- a) saída(2) <= '1'
- b) saida(5) <= '0'
- c) saída(7) <= '1'
- d) saída(1) <= '1'
- e) saída(6) <= '1'
- f) saída(3) <= '0'
- 10. Com base no exercício 9 e de acordo com as linhas de código em VHDL abaixo, responda:

11. De acordo com a linha de código em VHDL abaixo, responda:

CONSTANT c: STRING (1 TO 9) := "Alo turma"; VARIABLE d: STRING (9 DOWNTO 1) := "Alo turma";

- a) c(2) <= '1'
- b) $d(5) \le t'$
- c) $d(7) \le 'o'$
- d) $c(1) \le A'$
- e) c(6) <= u'
- f) $d(3) \le r'$
- 12. Verifique se o código em VHDL está ou não está correto. Justifique a sua resposta.

A solução do problema é dada pelo uso do tipo STD_LOGIC, pois o sinal s1 recebe dados de múltiplas fontes.

ARCHITECTURE Logica OF Example IS

SIGNAL s1: STD_ULOGIC;

ARCHITECTURE Logica OF Example IS

SIGNAL s1 : STD_LOGIC;

BEGIN BEGIN

s1 <= '1'; s1 <= '1';

END Logica; END Logica;