

## <u>Lista de Exercícios – 05: Tipos de Dados, Classes de Objetos e Operadores</u>

- 1. Com relação às classes de objetos, marque a(s) alternativa(s) correta(s).
  - (X) Variável é um valor imposto que pode ser alterado no decorrer do código.
  - (X) Constante pode ser empregada em regiões de código sequencial.
  - (X) Sinais são objetos que podem ter o seu valor alterado.
  - ( ) Constantes não podem ser declaradas em declaração da entidade, arquitetura da entidade, pacote, processo e subprogramas.
  - (X) Sinais podem ser declarados na declaração da entidade e na arquitetura da entidade.
  - ( ) Variável não pode ser declarada e empregada em regiões de código sequencial.
  - (X) Sinais são empregados em regiões de código concorrente e sequencial.
  - (X) Constante é um objeto com um valor estático.
- 2. Diante das declarações abaixo, marque V (verdadeiro) ou F (falso). No caso da alternativa ser falsa, justifique.

```
Justificativa abaixo:
(F) CONSTANT Pi : REAL <= 3.14;
                                                     CONSTANT Pi : REAL := 3.14;
(V) CONSTANT atraso: TIME := 50 ns;
                                                     VARIABLE var : INTEGER;
(F) VARIABLE var <= INTEGER;
                                                     VARIABLE aux : BIT : = '0';
(F) VARIABLE aux := BIT : '0';
(V) SIGNAL
               tempo: TIME := 50 \text{ ns};
                clk : BIT <= '0';
                                                     SIGNAL
                                                                   clk : BIT := '0';
(F) SIGNAL
(V) CONSTANT Pi : REAL := 3.14;
(F) CONSTANT atraso <= TIME := 50 ns;
                                                     CONSTANT atraso: TIME := 50 ns;
(F) VARIABLE var = INTEGER;
                                                     VARIABLE var: INTEGER;
(V) VARIABLE aux : BIT := '0';
                                                                 tempo: TIME := 50 \text{ ns};
               tempo := TIME := 50 \text{ ns};
                                                     SIGNAL
(F) SIGNAL
(F) SIGNAL
                clk <= BIT := '0';
                                                     SIGNAL
                                                                   clk : BIT := '0';
(F) CONSTANT Pi := REAL : 3.14;
                                                     CONSTANT Pi : REAL : = 3.14;
                                                     CONSTANT atraso: TIME := 50 ns;
(F) CONSTANT atraso : TIME = 50 \text{ ns};
(V) VARIABLE var : INTEGER;
                                                     VARIABLE aux : BIT := '0';
(F) VARIABLE aux = BIT = '0';
(F) SIGNAL
               tempo: TIME \le 50 \text{ ns};
                                                     SIGNAL
                                                                 tempo : TIME := 50 \text{ ns};
(V) SIGNAL
                 clk : BIT := '0';
```

3. Com base no código em VHDL abaixo, verifique se há ocorrência de erros. Em caso afirmativo, proponha uma correção.

```
ENTITY signal_ent IS

PORT (a, b : IN BIT;
s : OUT BIT);

END signal_ent;

ARCHITECTURE signal_arc OF signal_ent IS
BEGIN
SIGNAL tempo : TIME := 50 ns;
SIGNAL clk : BIT := '0';
s <= a XOR b;
clk <= NOT clk AFTER tempo;
END signal_arc;
```

# Proposta de correção:

```
ENTITY signal_ent IS

PORT (a, b : IN BIT;
s : OUT BIT);

END signal_ent;

ARCHITECTURE signal_arc OF signal_ent IS

SIGNAL tempo : TIME := 50 ns;

SIGNAL clk : BIT := '0';
```



Proposta de correção:



**BEGIN** 

s <= a XOR b; clk <= NOT clk AFTER tempo; END signal\_arc;

4. Com base no código em VHDL abaixo, verifique se há ocorrência de erros. Em caso afirmativo, proponha uma correção.

```
ENTITY exemplo IS
       PORT (d0, d1, d2 : IN BIT;
                 s1, s2 : OUT BIT);
END exemplo;
ARCHITECTURE teste OF exemplo IS
BEGIN
       processo1: PROCESS(d0, d1, d2)
       VARIABLE var1 : STD_LOGIC;
              BEGIN
                      var1 := d0 AND d1;
                     s1 <= var1 OR d2;
              END processo1;
       processo2: PROCESS(d0, d1, d2)
       SIGNAL signal1 : BIT;
              BEGIN
                     signal1 \ll d0 AND d1;
                     s2 <= signal1 OR d2;
       END processo2;
END teste;
ENTITY exemplo IS
       PORT (d0, d1, d2 : IN BIT;
                 s1, s2 : OUT BIT);
END exemplo;
ARCHITECTURE teste OF exemplo IS
SIGNAL signal1: BIT;
BEGIN
       processo1: PROCESS(d0, d1, d2)
       VARIABLE var1 : STD_LOGIC;
              BEGIN
                     var1 := d0 AND d1;
                     s1 <= var1 OR d2;
              END processo1;
       processo2: PROCESS(d0, d1, d2)
              BEGIN
                     signal1 <= d0 AND d1;
                     s2 \le signal1 OR d2;
       END processo2;
```

END teste;





- 5. Considere os valores inteiros a = 7, b = -3 e c = 3. Mostre os resultados para as sentenças com operadores aritméticos em VHDL, a seguir:
  - a) a/c = 2;
  - b) a/(a+b) = 1;
  - c) (a\*c)/c = 7;
  - d) (a/c)\*c = 6;
  - e) (a+b)\*\*c = 64;
  - f) ABS(a) + ABS(b) = 10;
  - g) a REM b = 1;
  - h) a MOD b = -2;
- 6. Considere a <= "11001". Mostre os resultados para as sentenças com operadores de deslocamento em VHDL, a seguir:

		Resultado:
a)	$x \le a SLL 2;$	"00100"
b)	y <= a SLA 2;	"00111"
c)	$w \le a SLL -3;$	"00011"
d)	$z \le a SRL 2;$	"00110"
e)	r <= a SLA -3;	"11111"
f)	$s \le a SRL -3;$	"01000"
g)	$t \le a ROL 2;$	"00111"
h)	u <= a ROR -3;	"01110"
i)	v <= a ROL -3;	"00111"
j)	$k \le a ROR 2;$	"01110"
k)	y <= a SRA 2;	"11110"
1)	$w \le a SRA -3;$	"01111"

7. Apresente o código de uma entidade de projeto que descreva as quatro expressões lógicas a seguir. Nessas expressões, considere o operador lógico de negação com maior precedência e o operador OR com menor precedência. A declaração da entidade deve ter quatro portas de entrada, a, b, c e d, e quatro portas de saída, s1, s2, s3 e s4, todas do tipo bit.

$$s1 = a + \overline{b}$$

$$s2 = a + \overline{b}.c$$

$$s3 = (a + \overline{b}).(c + d)$$

$$s4 = (a + \overline{b}).(c + a.d)$$





```
ENTITY std_ya IS

PORT (a, b, c, d : IN BIT;

s1 : BUFFER BIT;

s2, s3, s4 : OUT BIT);

END std_ya;

ARCHITECTURE teste OF std_ya IS

BEGIN

s1 <= a OR NOT b;


s2 <= a OR (NOT b AND c) OR d;

s3 <= s1 AND (c OR d);

s4 <= s1 AND NOT(c OR (a AND d));

END teste;
```

8. Apresente a descrição de uma entidade de projeto (declaração da entidade mais arquitetura da entidade = código em VHDL) com duas portas de entrada e uma porta de saída, todas do tipo bit\_vector. A figura a seguir ilustra o problema. Ambas as entradas possuem quatro bits, e o valor presente nessas entradas deve ser transferido para a saída, conforme ilustrado na figura.



9. Considerando a descrição ou código em VHDL a seguir, determine qual o valor de cada porta de saída. Observe que todos os comandos são concorrentes, portanto, a ordem nas linhas do código não importa.





```
Resposta:
```

```
y= "0110"
a="101"
b="011"
c="001"
d="110"
```

10. Considerando a descrição ou código em VHDL a seguir, identifique as linhas que contêm erros no código e proponha uma solução.

```
ENTITY errad_1 IS

PORT (a, b, c, d : IN BIT;

S : OUT BIT_VECTOR (5 DOWNTO 0));

END errad_1;

ARCHITECTURE teste OF errad_1 IS

BEGIN

s(0) <= a AND b OR c AND d;
s(1) <= a NOR b NOR c;
s(2) <= a AND b OR c;
s(3) <= NOT (a AND b) NAND c;
s(4) <= a XOR b XOR c;
END teste;
```

# Proposta de correção:

```
ENTITY corret_1 IS
 PORT (a, b, c, d: IN BIT;
                   : OUT BIT_VECTOR (5 DOWNTO 0));
           S
END corret_1;
ARCHITECTURE teste OF corret_1 IS
BEGIN
 s(0) \le (a \text{ AND } b) \text{ OR } (c \text{ AND } d); -- \text{ opcao } 1
--s(0) \le a \text{ AND (b OR c) AND d; } --\text{ opcao } 2
 s(1) <= (a NOR b) NOR c;
                                        -- opcao 1
--s(1) \le a \text{ NOR (b NOR c)};
                                        -- opcao 2
 s(2) \le (a \text{ AND } b) \text{ OR } c;
                                        -- opcao 1
--s(2) \le a \text{ AND (b OR c)};
                                        -- opcao 2
 s(3) <= NOT (a AND b) NAND c; -- correta
 s(4) \le a XOR b XOR c;
                                         -- correta
END teste;
```





11. Na descrição ou código em VHDL a seguir, para teste de operações lógicas, a declaração da entidade contém duas entradas e três saídas do tipo bit\_vector. Considerando que a\_bit tem o valor "010" e b\_bit tem o valor "111", determine qual o valor de cada porta de saída.

```
ENTITY std_c IS
                  : IN BIT_VECTOR(2 DOWNTO 0);
PORT( a_bit
       b_bit
                  : IN BIT_VECTOR(2 DOWNTO 0);
       not_bit, and_bit, or_bit : OUT BIT_VECTOR(2 DOWNTO 0));
END std_c;
ARCHITECTURE exemplo OF std_c IS
BEGIN
not_bit <= NOT a_bit;</pre>
and_bit <= a_bit AND b_bit;
or_bit <= a_bit OR b_bit;
END exemplo;
Resposta:
       not_bit = "101"
       and_bit = "010"
       or_bit = "111"
```