


Universidade Estadual de Maringá CENTRO DE TECNOLOGIA



DEPARTAMENTO DE INFORMÁTICA

Lista de Exercícios - 02

. Marque verdadeiro (V) para as palavras reservadas da linguagem VHDL e, em caso contrário, falso (F):			
() WHEN () ENTITY () ENTITY () SET () PARITY () SELECT () PORT () REPEAT () BIT () TO () BIT_VECTOR () INTERRUPT () DOWN () EXTERNAL () SLOW () ALL () IN () COMPONENT () BEGIN () USES () USE () END () FORWARD () GOTO () PACKAGE			
. Conceitue as abordagens de projeto top-down e bottom-up.			
. Conceitue as palavras reservadas ENTITY e ARCHITECTURE em uma estrutura de código em VHDL. Dê um exemplo.			
 4. Dentre as características de VHDL, marque a(s) opção(ões) que estiver(em) correta(s). a) () A VHDL não é interpretada, mas sim compilada. b) () A reusabilidade em VHDL corresponde à criação de componentes para um determinado projectiva de la componente de la comp			
			possibilitando que esta criação possa ser reutilizada em outros projetos. c) () Qualquer código em VHDL simulado não é associado a uma biblioteca especial ou de trabalho, na qual
			estão todos os componentes utilizados no projeto.
d) () A VHDL possibilita a criação de novos pacotes e bibliotecas, além das bibliotecas já existentes précompiladas.			
Enumere a segunda coluna de acordo com a primeira coluna em se tratando dos modos de operação de uma porta em VHDL. (1) IN () porta que opera exclusivamente como saída. (2) BUFFER () porta pode ser de entrada e saída ao mesmo tempo. (3) OUT () porta que opera exclusivamente como entrada. (4) INOUT () porta pode servir tanto como entrada quanto saída (uma de cada vez).			
5. Identifique na Figura 1, a seguir, qual parte corresponde à declaração da entidade e qual parte corresponde arquitetura da entidade. Descreva a sintaxe em VHDL, tanto para a declaração da entidade quanto arquitetura da entidade.			






Figura 1



Universidade Estadual de Maringá Centro de Tecnologia



Departamento de Informática

/.	Com relação ao uso de nomes das enidades, subroumas, variaveis, constantes e smais, marque verdadeiro (v	
	ou falso (F) para as afirmações abaixo.	
	 () Deve-se usar apenas caracteres alfanuméricos e o caractere underline (_). () O primeiro caractere deve ser uma letra. () Há caso sensitivo, isto é, há distinção entre letras maiúsculas e minúsculas. () NOME, Nome e nome são um mesmo identificador. 	
8.	 Marque a(s) alternativa(s) correta(s): a) () A palavra reservada PORT corresponde a uma lista com especificações de todas as portas de entradas e de saídas de um circuito. b) () O modo de uma porta indica se ela é uma porta de entrada, de saída, bidirecional ou um buffer. c) () A palavra reservada ARCHITECTURE define a interface do circuito. d) () A palavra reservada ENTITY define a funcionalidade do circuito. e) () A palavra reservada GENERIC permite a passagem de informações estáticas para uma unidade de projeto. 	
9.	Identifique os 3 tipos de modelagem de arquiteturas, indicando (1) para Comportamental, (2) para Estrutura (3) para Fluxo de Dados (RTL): a) () Especifica a própria expressão booleana do circuito. b) () Descreve a funcionalidade do componente utilizando expressões e linguagem de alto nível. c) () Descreve as interconexões entre os componentes.	
C	A partir dos 3 códigos em VHDL abaixo, representando a implementação de um comparador de 4 bits determine qual foi o tipo de modelagem de arquitetura utilizado em cada um deles. Justifique cada a sua resposta. ódigo em VHDL − 01 → Tipo de modelagem de arquitetura:	
Jus ——	tificativa:	
	LIBRARY IEEE; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; USE ieee.std_logic_unsigned.all; ENTITY comp4 IS PORT (a: IN std_logic_vector (3 DOWNTO 0); b: IN std_logic_vector (3 DOWNTO 0); igual: OUT std_logic); END ENTITY comp4; ARCHITECTURE logica_1 OF comp4 IS BEGIN igual <= '1' WHEN (a=b) ELSE '0'; END ARCHITECTURE logica_1;	



Universidade Estadual de Maringá Centro de Tecnologia



DEPARTAMENTO DE INFORMÁTICA

Código em VHDL – 02 → Tipo de modelagem de arquitetura: Justificativa:		
LIBRARY IEEE;		
USE ieee.std_logic_1164.all;		
USE ieee.std_logic_arith.all;		
USE ieee.std_logic_unsigned.all;		
ENTITY comp4 IS		
PORT (a: IN std_logic_vector (3 DOWNTO 0);		
b : IN std_logic_vector (3 DOWNTO 0);		
igual : OUT std_logic);		
END ENTITY comp4;		
ARCHITECTURE logica_2 OF comp4 IS		
BEGIN		
2261.		
comp: PROCESS (a, b)		
BEGIN		
IF a=b THEN		
igual <= '1';		
ELSE		
igual <= '0';		
END IF;		
END PROCESS;		

END ARCHITECTURE logica_2;



Universidade Estadual de Maringá Centro de Tecnologia



DEPARTAMENTO DE INFORMÁTICA

Código em VHDL – 03 → Tipo de modelagem de arquitetura:		
Justificativa:		
	LIBRARY IEEE;	
	USE ieee.std_logic_1164.all;	
	USE ieee.std_logic_arith.all;	
	USE ieee.std_logic_unsigned.all;	
	ENTITY comp4 IS	
	PORT (a: IN std_logic_vector (3 DOWNTO 0);	
	b: IN std_logic_vector (3 DOWNTO 0);	
	igual : OUT std_logic);	
	END ENTITY comp4;	
	ARCHITECTURE logica_3 OF comp4 IS	
	SIGNAL x : std_logic_vector (3 DOWNTO 0);	
	BEGIN	
	u0 : XNOR PORT MAP (a(0), b(0), x(0));	
	u1 : XNOR PORT MAP (a(1), b(1), x(1));	
	u2 : XNOR PORT MAP (a(2), b(2), x(2));	
	u3 : XNOR PORT MAP (a(3), b(3), x(3));	
	u4 : AND4 PORT MAP (x(0), x(1), x(2), x(3), igual);	
	END ARCHITECTURE logica_3;	