



Circuitos Digitais II - 6882

André Barbosa Verona Nardênio Almeida Martins

Universidade Estadual de Maringá Departamento de Informática

Bacharelado em Ciência da Computação

Aula de Hoje

- o Revisão da aula anterior
 - o Processos
 - o Pacotes
 - o Atrasos
- Subprogramação
 - o Funções
 - o Procedimentos



Revisão

- o Processos
- o Pacotes
- o Atrasos



Processos

ARQUITETURA

Declarações

Corpo da Arquitetura

Atribuição de Valores a Sinais

Instruções Concorrentes

Processos

Instanciação de Componentes

Chamada de Subprogramas

Estrutura Geral da Arquitetura



Processos

· Um processo (process) define uma estrutura independente de processamento sequencial representativa do comportamento de uma parte do projeto.

```
PROCESS (lista de sensibilidades)
```

-- Parte declaratória

BEGIN

-- Corpo do processo

END PROCESS:

- · A parte declaratória do processo pode conter:
 - Declaração de objetos (variáveis e constantes);
 - Declaração de tipos e subtipos de dados;
 - Declaração de subprogramas.



<u>Processos</u>

O corpo do processo é uma estrutura de processamento sequencial
 que pode conter:

PROCESSO

- Atribuição de valores a sinais;
- Atribuição de valores a variáveis;
- Instruções sequenciais;
- Chamada de subprogramas (funções e procedimentos).

Declarações

Corpo do Processo

Atribuição de Valores a Sinais

Atribuição de Valores a Variáveis

Instruções Sequenciais

Chamada de Subprogramas


Estrutura Geral de um Processo



Execução de Processos

· Os processos são descritos dentro do corpo da arquitetura, podendo uma arquitetura conter diversos processos.

- Todos os processos descritos numa arquitetura são concorrentes entre si, sendo executados paralelamente com as restantes sentenças da arquitetura.
- · Cada processo é executado repetidamente num ciclo infinito.
- É no entanto possível controlar a execução de cada processo, através de uma lista de sensibilidades ou através de instruções que permitem suspender a sua execução.
- · As sentenças incluídas dentro de um processo são executadas de forma sequencial, pela ordem em que aparecem no programa.
- Todos os sinais tratados dentro de um processo são globais, sendo visíveis em toda a arquitetura, no entanto as variáveis tratadas (e declaradas) dentro de cada processo são apenas visíveis dentro dos respectivos processos.



Atualização de sinais e variáveis

 Embora dentro de um processo se possam efetuar atribuições de valores a variáveis e sinais, a atualização destes dois tipos de objetos é processada de forma diferente:

Ex.:

- As variáveis são atualizadas no mesmo instante Ex.:
 da sua atribuição, podendo os seus valores serem modificados diversas vezes durante a execução do processo.
- Os sinais são atualizados apenas no final do processo, sendo os seus valores modificados uma única vez (por cada ciclo de execução).
- Se num processo existirem várias atribuições de valores a um mesmo sinal, apenas a última atribuição terá efeito, sendo ignoradas todas as atribuições precedentes.

```
PROCESS

BEGIN

X <= A OR B; -- atribuicao ignorada

Y <= X;

X <= A AND C; -- atribuicao que anula a precedente

Z <= X; -- resultado: Z = X = A AND C

END PROCESS;

8
```

PROCESS.

➤ VAR := '0':

VAR := '1':

SINAL X <= VAR;


SINAL Y <= VAR;

BEGIN

Lista de sensibilidade

- · Um processo pode opcionalmente conter uma lista de sensibilidades, que consiste numa lista de sinais ao qual o processo é sensível.
- · Esta lista de sensibilidades estabelece quando é que o processo deve ser reavaliado (executado).

Ex: Processo sincrono



```
PROCESS(CLK)

BEGIN


IF (CLK'EVENT) AND (CLK='1')

THEN S <= E;

END IF;

END PROCESS;
```

Ex: Processo síncrono com clear assincrono



Processamento sequencial versus processamento concorrente

Arquitetura

Estrutura de processamento concorrente.

A ordem das instruções <u>não</u> <u>afeta</u> os resultados de simulação e de síntese.



Dentro da <u>arquitetura</u> todas as instruções são executadas concorrentemente entre si.



No <u>corpo da arquitetura</u> os sinais <u>são atualizados</u> no mesmo instante da sua atribuição.

ARQUITETURA

Declarações

Corpo da Arquitetura

Instruções Concorrentes

Processo A

Instruções Sequenciais

Processo B

Instruções Sequenciais

Processo C

Instruções Sequenciais

Processo

Estrutura de processamento sequencial.

A ordem das instruções <u>afeta</u> os resultados de simulação e de síntese.



Dentro dos <u>processos</u> as instruções são executadas sequencialmente.




Dentro dos <u>processos</u> os sinais <u>não são atualizados</u> no mesmo instante da sua atribuição, mas apenas no final dos <u>processos</u>.



Pacotes ou packages

Package: Unidade opcional que consiste numa biblioteca utilizada para criar definições partilhadas, utilizáveis em outros códigos ou projetos.





Pacotes ou packages

- · Esta unidade permite a declaração de um conjunto de definições que podem ser partilhadas por vários projetos VHDL.
- · A unidade package é composta por uma parte declaratória mandatária (package declaration) e por um corpo opcional (package body).

PACKAGE nome_package IS

-- Parte declaratória

END nome_package;

PACKAGE BODY nome_package IS

-- Corpo do package

END nome_package;

PACKAGE

Declarações

Corpo do Package

Estrutura de um Package



Pacotes ou packages

- · A parte declaratória do package pode conter:
 - Declaração de objetos (sinais e constantes);
 - Declaração de componentes;
 - Declaração de tipos e subtipos de dados;
 - Declaração de subprogramas (funções e procedimentos).
- No corpo do package são definidos os subprogramas declarados na parte declaratória do package.



Pacotes ou packages

- · Nota 01: As unidades package são geralmente armazenadas em bibliotecas.
- Nota 02: Na norma VHDL estão pré-definidos um conjunto de packages agrupados na biblioteca IEEE:
 - Package Standard;
 - Package Textio;
 - Package Std_Logic_1164.
- · <u>Nota 03:</u> Para que um projeto possa utilizar as definições declaradas num *package* é necessária a sua inclusão no projeto através das diretivas LIBRARY e USE.

```
LIBRARY nome_biblioteca;
USE nome_biblioteca . nome_package . item;
```

· Ex:

LIBRARY ieee;
USE ieee.std_logic_1164.all;




Exemplo:

<u>Multiplexador</u>

<u>Multiplexador ou Seletor de Dados:</u> É um circuito lógico que tem diversas entradas e apenas uma saída. MUX seleciona uma única entrada para transmitir para a saída.


Entradas de Controle: permitem selecionar a entrada a ser transmitida.







Exemplo:

Multiplexador 2 X 1



$$f = \overline{s} \cdot a + s \cdot b$$







Exemplo:

o Passo 01: Criação do componente not_1

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY not_1 IS
    PORT (x : IN BIT;
           z : OUT BIT);
END not_1;
ARCHITECTURE logical OF not_1 IS
BEGIN
        z \leftarrow NOT x:
END logica1;
```



Exemplo:

o Passo 02: Criação do componente and_2

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY and 2 IS
     PORT (x, y : IN BIT;
              z : OUT BIT);
END and 2;
ARCHITECTURE logica2 OF and_2 IS
BEGIN
         z \leftarrow x \land AND y;
END logica2;
```



Exemplo:

o Passo 03: Criação do componente or_2

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY or 2 IS
      PORT (x, y : IN BIT;
                z : OUT BIT);
END or_2;
ARCHITECTURE logica3 OF or_2 IS
BEGIN
         z \leftarrow x \circ R y;
END logica3;
```



Exemplo:

Passo 04: Criação do pacote

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
PACKAGE mux2to1_package IS
COMPONENT and 2
        PORT(x : IN BIT;
             y: IN BIT;
             z : OUT BIT);
END COMPONENT:
              -- continuação
```

```
COMPONENT or_2
       PORT(x : IN BIT;
            y: IN BIT;
            z : OUT BIT);
END COMPONENT:
COMPONENT not_1
       PORT(x : IN BIT;
            z : OUT BIT);
END COMPONENT:
END mux2to1_package;
```



Exemplo:

○ Passo 05: Código em VHDL → Arquitetura Estrutural

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
LIBRARY work:
-- USE work all:
USE work.mux2to1_package.all;
ENTITY mux2to1 IS
    PORT (a, b : IN BIT;
              s: IN BIT:
              f : OUT BIT);
END mux2to1:
                    -- continuação
```

```
ARCHITECTURE estrutural OF mux2to1 IS
SIGNAL +0, +1, +2 : BIT;
BEGIN
    P1: not 1 PORT MAP (s, t0);
    P2: and_2 PORT MAP (t0, a, t1);
    P3: and_2 PORT MAP (s, b, t2);
    P4: or_2 PORT MAP (t1, t2, f);
END estrutural:
```



ATRASOS

Hardwares reais apresentam atrasos:

o Atrasos de Propagação:

o São os atrasos das portas lógicas. Correspondem ao tempo que as portas lógicas necessitam para responder às mudanças das entradas.

o Atrasos de Transporte:

o São associados com o atraso de tempo ao longo de fios de conexões.



ATRASOS

- VHDL permite especificar esses atrasos com os comandos:
 - o AFTER
 - **O TRANSPORT AFTER**



ATRASOS

o Exemplo:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY not_1 IS
     PORT (x : IN BIT;
           z : OUT BIT);
END not_1;
ARCHITECTURE logica OF not_1 IS
BEGIN
         z \leftarrow NOT \times AFTER 5 ns:
END logica;
```

Porta NOT com atraso de propagação de 5 ns



ATRASOS

o Exemplo MUX 2x1

```
ENTITY mux2to1 IS

PORT (a, b : IN BIT;


s : IN BIT;

saida : OUT BIT);

END mux2to1;

-- continuacao
```

Multiplexador 2x1 com atraso de transporte de 10 ps





ATRASOS

Exemplo MUX 2x1

```
ARCHITECTURE estrutural OF mux2to1 IS SIGNAL to, t1, t2, f : BIT;
                                      BEGIN
COMPONENT and 2
PORT (x,y: IN BIT;
       z: OUT BIT);
END COMPONENT:
COMPONENT or 2
PORT (x,y: IN BIT;
                                      END estrutural:
       z: OUT BIT);
END COMPONENT:
COMPONENT not_1
PORT (x: IN BIT; z: OUT BIT);
END COMPONENT:
```

```
P1: not_1 PORT MAP (s, t0);
    P2: and_2 PORT MAP (t0, a, t1);
    P3: and_2 PORT MAP (s, b, t2);
    P4: or_2 PORT MAP (t1, t2, f);
saida <= TRANSPORT (f) AFTER 10 ps;</pre>
```



Aula de Hoje

- o Subprogramação
 - o Funções
 - o Procedimentos



Subprogramação

- Subprogramação simplifica o código possibilitando o reuso de funcionalidades implementadas e eliminando a repetição de trechos de códigos idênticos. Pode ser feita por meio de:
 - o Funções
 - o Procedimentos



o Funções e Procedimentos:

- Só podem receber comandos sequenciais
- A declaração de um subprograma é opcional
- O corpo de um subprograma pode ser inserido:
 - Na declaração da entidade
 - No corpo da arquitetura da entidade
 - No corpo de um subprograma
 - No corpo de um pacote



o Funções:

- Retornam um único valor
- Todos os parâmetros são de entrada
- Invocadas por uma expressão → Exemplo: s <= soma(a, b);

Procedimentos:

- Retornam mais de um valor
- Podem ter parâmetros de entrada, saída e de entrada/saída
- o Invocadas por um comando \rightarrow Exemplo: soma(a, b, s);



Estrutura de Função

[Lista de parâmetros] => Nas funções essa lista indica os parâmetros de entrada

[Lista de parâmetros] => Os parâmetros podem ser constantes ou sinais, <u>mas não variáveis</u>. Se o parâmetro for constante pode-se omitir a palavra CONSTANT.

Exemplo de parâmetros: (par1, par2: tipo_dado1; SIGNAL par3: tipo_dado2)



Estrutura de Procedimento

PROCEDURE nome_procedimento [(lista_parametros)]
IS

[declarações]

BEGIN

•

Comandos

•

END nome_procedimento;

[Lista de parâmetros] => Nos procedimentos essa lista indica os parâmetros de entrada e de saída. Pode-se usar constantes, sinais e variáveis.

Exemplo de parâmetros: (par1, par2: IN tipo_dado1; SIGNAL par3: OUT tipo_dado2)

Nos procedimentos deve-se declarar os modos de operação dos parâmetros: IN, OUT, INOUT.



Exemplo 01: Função

o Função para converter números binários de 8 dígitos em inteiros

```
FUNCTION BinToDec (ent: BIT_VECTOR (7 DOWNTO 0))
         RETURN INTEGER
IS
         VARIABLE Result, i: INTEGER;
BEGIN
        Result := 0:
        i := 1:
         FOR j IN 0 TO 7 LOOP
                 IF (ent (j) = '1') THEN
                          Result := Result + i:
                 END IF:
                 i := i * 2;
         END LOOP:
RETURN Result:
END BinToDec:
```



Exemplo 01: Função

- o Para invocar a função dentro de um componente é necessário associá-la a algum objeto:
 - o Result:= BinToDec (ent);
 - "Result" é uma variável do tipo INTEGER e "ent" um BIT_VECTOR de 8 posições



Exemplo 02: Função

 Caso a função necessitasse de mais parâmetros, na chamada eles deveriam ser separados por vírgulas:

```
o m:= maior (a,b);
```

Exemplo de função para comparar 2 valores e retornar o maior deles

```
FUNCTION maior (a,b: INTEGER)

RETURN INTEGER

IS

BEGIN

IF a > b THEN RETURN (a);

ELSE RETURN (b);


END IF;

END maior;
```



Exemplo: Procedimento

Procedimento para implementar um circuito DEMUX 1x2



- Dado = i
- Controle = a
- Saídas = s0, s1

```
Para invocar o procedimento durante a execução de um código:

Demux_1x2 (controle, ent, saida0, saida1); -- ou

Demux_1x2 (a, i, s0,s1);
```



- O corpo de um subprograma pode ser inserido:
 - o No corpo da arquitetura da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY portasa IS

PORT (a : IN STD_LOGIC;

b : IN STD_LOGIC;

c : OUT STD_LOGIC;

d : OUT STD_LOGIC);

END portasa; --continua
```



- o O corpo de um subprograma pode ser inserido:
 - O No corpo da arquitetura da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
ARCHITECTURE function_procedure OF portasa IS
```

```
PROCEDURE and_2 (a:IN STD_LOGIC; b:IN STD_LOGIC; c:OUT STD_LOGIC) IS

BEGIN

c := a AND b;

END;

FUNCTION or_2 (a, b : STD_LOGIC) RETURN STD_LOGIC IS

BEGIN

RETURN a OR b;

END; --continua
```



- O corpo de um subprograma pode ser inserido:
 - o No corpo da arquitetura da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
BEGIN
```

```
PROCESS(a, b) -- regiao de codigo sequencial

VARIABLE av, bv, cv : STD_LOGIC;

BEGIN

c <= or_2(a, b);

av := a;

bv := b;

and_2(a => av, b => bv, c => cv);

d <= cv;

END PROCESS;

END function_procedure;
```

- O corpo de um subprograma pode ser inserido:
 - o No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

PACKAGE portasp_package IS

PROCEDURE and_2(a : IN STD_LOGIC; b : IN STD_LOGIC;

c : OUT STD_LOGIC);

FUNCTION or_2(a, b : STD_LOGIC) RETURN STD_LOGIC;

END portasp_package; -- continua
```



- O corpo de um subprograma pode ser inserido:
 - o No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
PACKAGE BODY portasp_package IS
       PROCEDURE and_2(a : IN STD_LOGIC; b : IN STD_LOGIC;
                         c : OUT STD_LOGIC) IS
        BEGIN
               c := a AND b:
        END:
       FUNCTION or_2 (a, b : STD_LOGIC) RETURN STD_LOGIC IS
        BEGIN
               RETURN a OR b:
        END:
END portasp_package; -- continua
```

- O corpo de um subprograma pode ser inserido:
 - O No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
-- LIBRARY work:
USE work.portasp_package.all;
ENTITY portasp IS
        PORT (a : IN STD_LOGIC;
              b : IN STD_LOGIC;
              c : OUT STD_LOGIC;
              d : OUT STD_LOGIC);
END portasp; -- continua
```



- o O corpo de um subprograma pode ser inserido:
 - No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
ARCHITECTURE function_procedure OF portasp IS BEGIN
```

```
PROCESS(a, b) -- regiao de codigo sequencial VARIABLE av, bv, cv : STD_LOGIC;
BEGIN
```

```
c <= or_2(a, b);
av := a;
bv := b;
and_2(a => av, b => bv, c => cv);
d <= cv;</pre>
```

END PROCESS;

END function_procedure;



- O corpo de um subprograma pode ser inserido:
 - Na declaração da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY portase IS
        PORT (a : IN STD_LOGIC;
              b : IN STD_LOGIC;
              c : OUT STD_LOGIC;
              d : OUT STD LOGIC);
PROCEDURE and 2 (a:IN STD_LOGIC; b:IN STD_LOGIC; c:OUT STD_LOGIC) IS
        BEGIN
                c := a AND b:
        END; -- continua
```

- o O corpo de um subprograma pode ser inserido:
 - Na declaração da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
FUNCTION or_2 (a, b : STD_LOGIC) RETURN STD_LOGIC IS

BEGIN

RETURN a OR b;

END;

END portase; -- continua
```



- o O corpo de um subprograma pode ser inserido:
 - Na declaração da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO SEQUENCIAL</u>

```
ARCHITECTURE function_procedure OF portase IS BEGIN
```

```
PROCESS(a, b) -- regiao de codigo sequencial

VARIABLE av, bv, cv : STD_LOGIC;

BEGIN

c <= or_2(a, b);

av := a;

bv := b;

and_2(a => av, b => bv, c => cv);

d <= cv;
```

END function_procedure;

END PROCESS:



- o O corpo de um subprograma pode ser inserido:
 - No corpo da arquitetura da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY portasac IS

PORT (a : IN STD_LOGIC;

b : IN STD_LOGIC;

c : OUT STD_LOGIC;

d : OUT STD_LOGIC);

END portasac; --continua
```



- o O corpo de um subprograma pode ser inserido:
 - O No corpo da arquitetura da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
ARCHITECTURE function_procedure OF portasac IS
```

```
PROCEDURE and_2 (a:IN STD_LOGIC; b:IN STD_LOGIC; SIGNAL c:OUT STD_LOGIC) IS

BEGIN

c <= a AND b;

END:
```

FUNCTION or_2 (a, b : STD_LOGIC) RETURN STD_LOGIC IS BEGIN

RETURN a OR b;

END; --continua



- o O corpo de um subprograma pode ser inserido:
 - No corpo da arquitetura da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

BEGIN

```
c <= or_2(a, b); -- regiao de codigo concorrente
and_2(a, b, d);</pre>
```

END function_procedure;



- O corpo de um subprograma pode ser inserido:
 - o No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

PACKAGE portaspc_package IS

PROCEDURE and_2(a : IN STD_LOGIC; b : IN STD_LOGIC;

SIGNAL c : OUT STD_LOGIC);

FUNCTION or_2(a, b : STD_LOGIC) RETURN STD_LOGIC;

END portaspc_package; -- continua
```



- O corpo de um subprograma pode ser inserido:
 - o No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
PACKAGE BODY portaspc_package IS
       PROCEDURE and_2(a : IN STD_LOGIC; b : IN STD_LOGIC;
                         SIGNAL c : OUT STD_LOGIC) IS
        BEGIN
               c <= a AND b:
       END:
       FUNCTION or_2 (a, b : STD_LOGIC) RETURN STD_LOGIC IS
        BEGIN
               RETURN a OR b:
        END:
END portaspc_package; -- continua
```



- O corpo de um subprograma pode ser inserido:
 - o No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
LIBRARY work:
USE work.portaspc_package.all;
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY portaspc IS
        PORT (a : IN STD_LOGIC;
               b : IN STD_LOGIC;
              c : OUT STD_LOGIC;
              d : OUT STD_LOGIC);
END portaspc; -- continua
```



- o O corpo de um subprograma pode ser inserido:
 - o No corpo de um pacote
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

ARCHITECTURE function_procedure OF portaspc IS BEGIN

```
c <= or_2(a, b); -- regiao de codigo concorrente
and_2(a, b, d);</pre>
```

END function_procedure;



- O corpo de um subprograma pode ser inserido:
 - o Na declaração da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
LIBRARY ieee:
USE ieee.std_logic_1164.all;
ENTITY portasec IS
        PORT (a : IN STD_LOGIC;
              b : IN STD LOGIC;
              c : OUT STD_LOGIC;
              d : OUT STD_LOGIC);
PROCEDURE and_2 (a:IN STD_LOGIC; b:IN STD_LOGIC;
                  SIGNAL c:OUT STD_LOGIC) IS
        BEGIN
               c <= a AND b:
        END; -- continua
```

- o O corpo de um subprograma pode ser inserido:
 - o Na declaração da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
FUNCTION or_2 (a, b : STD_LOGIC) RETURN STD_LOGIC IS

BEGIN

RETURN a OR b;

END;

END;

END portasec; -- continua
```



- o O corpo de um subprograma pode ser inserido:
 - o Na declaração da entidade
 - o Função e procedimento invocados de uma região de <u>CÓDIGO CONCORRENTE</u>

```
ARCHITECTURE function_procedure OF portasec IS BEGIN
```

```
c <= or_2(a, b); -- regiao de codigo concorrente
and_2(a, b, d);</pre>
```

END function_procedure;



Resumo da Aula de Hoje

Tópicos mais importantes:

- o Funções
- o Procedimentos



Próxima da Aula

- o Projetos
 - o Projetos de Circuitos Combinacionais em VHDL

