Arquitetura e Organização de Computadores II

Escalonamento dinâmico

Prof. Nilton Luiz Queiroz Jr.

Escalonamento Estático

- O escalonamento estático melhora o pipeline quando não existem dependências entre as instruções;
 - Dependências de dados que não podem ser resolvidas com forwarding causam stalls no pipeline;
- Nenhuma instrução pode ser buscada ou executada até que seja resolvida a dependência;

- Hardware reorganiza as instruções para reduzir a quantidade de stalls;
- Oferece diversas vantagens:
 - Códigos escritos levando em conta um certo pipeline tendem a rodar de maneira eficiente em outro pipeline;
 - Permitem manejar códigos com dependências desconhecidas;
 - Por exemplo:
 - Referenciamentos à memória;
 - Permite com que o processador tolere delays impredizíveis;
 - Executar código esperando por dependência, por exemplo:
 - Miss em cache;

- As vantagens obtidas pelo escalonamento dinâmico tem um acréscimo significativo no custo do hardware;
- Tenta evitar stalls quando dependências são apresentadas;
- Arquiteturas que empregam escalonamento dinâmico podem ter seus códigos escalonados estaticamente;
 - Uma maneira de escalonar não exclui a outra;

Problema dos pipelines simples

- Uma limitação das técnicas de pipeline simples é o fato de terem despacho execução em ordem;
 - Instruções enviadas na ordem do programa;
 - Dependências causam hazards;
 - Tendem a causar stalls;
 - Quando uma instrução j depende de uma instrução i, é necessário o fim de i para a execução de j e das posteriores;
 - Exemplo:

```
DIV. D F0, F2, F4 ;i
ADD.D F10,F0,F8 ;j
SUB.D F12,F8,F14 ;posterior a j
```

- Supondo que se deseje iniciar a execução de SUB.D:
 - É necessário que o processo seja dividido em 2 partes:
 - Verificar hazards estruturais;
 - Esperar pela a ausência de hazard de dados;
 - Também é possível começar a instrução assim que seus operandos estiverem prontos;
 - Isso implicaria em execução fora de ordem;
 - Instruções executadas fora de ordem tem término fora de ordem;
 - Podem surgir hazards WAR e WAW;

- Para tirar proveito da execução fora de ordem é necessário múltiplas instruções no estágio de execução (EX);
 - Para isso pode-se colocar:
 - Múltiplas unidades funcionais;
 - Unidades funcionais em pipeline;
 - Combinar as duas anteriores;

Imagine o seguinte trecho de assembly:

```
DIV.D F0, F2, F4
ADD.D F6, F0, F8
S.D F6, 0(R1)
SUB.D F8, F10, F14
MUL.D F6, F10, F8
```

- O que acontece se a instrução SUB for executada antes da instrução ADD?
- E se a instrução MUL for executada antes da instrução ADD?

Imagine o seguinte trecho de assembly:

```
DIV.D F0, F2, F4
ADD.D F6, F0, F8
S.D F6, 0(R1)
SUB.D F8, F10, F14
MUL.D F6, F10, F8
```

- O que acontece se a instrução SUB for executada antes da instrução ADD?
 - Tem-se uma antidependencia. Um hazard do tipo WAR no registrador F8;
- E se a instrução MUL for executada antes da instrução ADD?
 - Tem-se um hazard do tipo WAW no registrador F6;

Imagine o seguinte trecho de assembly:

```
DIV.D F0, F2, F4
ADD.D F6, F0, F8
S.D F6, 0(R1)
SUB.D F8, F10, F14
MUL.D F6, F10, F8
```

 Observe que também existem 3 dependências de dados verdadeiras. Quais são elas?

Imagine o seguinte trecho de assembly:

```
DIV.D F0, F2, F4
ADD.D F6, F0, F8
S.D F6, 0(R1)
SUB.D F8, F10, F14
MUL.D F6, F10, F8
```

- Observe que também existem 3 dependências de dados verdadeiras. Quais são elas?
 - DIV.D e ADD.D: registrador F0;
 - ADD.D e S.D: registrador F6;
 - SUB.D e MUL.D: registrador F8

 O que poderia ser feito para evitar esse tipo de hazard introduzido pela execução das instruções fora de ordem?

DIV.D	F0, F2, F4
ADD.D	S, F0, F8
S.D	F6, 0(R1)
SUB.D	T, F10, F14
MUL.D	F6, F10, F8

- O que poderia ser feito para evitar esse tipo de hazard introduzido pela execução das instruções fora de ordem?
 - Renomear Registradores

DIV.D	F0, F2, F4
ADD.D	S, F0, F8
S.D	F6, 0(R1)
SUB.D	T, F10, F14
MUL.D	F6, F10, F8

Suponha novamente o seguinte trecho de código:

```
DIV.D F0, F2, F4
ADD.D F6, F0, F8
S.D F6, 0(R1)
SUB.D F8, F10, F14
MUL.D F6, F10, F8
```

Como ficaria o código com os registradores renomeado

- Suponha a execução em ordem e fora de ordem dos dois códigos.
 - Suponha que inicialmente : F2=6; F4=2; F8=2; F10=4;F14=1;
 - Na renomeação assuma o valor inicial para T = 2 e desconsidere o valor inicial de S;
 - o Imagine que a execução fora de ordem seja: 1, 4, 5 2, 3

1.	DIV.D	F0, F2, F4
2.	ADD.D	S, F0, F8
3.	S.D	F6, 0(R1)
4.	SUB.D	T, F10, F14
5	MUI D	F6 F10 F8

1.	DIV.D	F0, F2, F4
2.	ADD.D	F6, F0, F8
3.	S.D	F6, 0(R1)
4.	SUB.D	F8, F10, F14
5.	MUL.D	F6. F10. F8

	Ordem	Fora de ordem	Renom. Reg.
F0	3	3	3
F2	6	6	6
F4	2	2	2
F6	12	6	12
F8	3	3	3
F10	4	4	4
F14	1	1	1
M[R1]	5	6	12
S	-	-	6
t		_	2

- O resultado final gerado é errado para ambos os casos
 - Apenas executar fora de ordem;
 - Renomear registradores
- Como consertar a renomeação de registradores?

- O resultado final gerado é errado para ambos os casos
 - Apenas executar fora de ordem;
 - Renomear registradores
- Como consertar a renomeação de registradores?
 - Propagar registradores renomeados para dependências reais.

Renomear registradores;

```
1. DIV.D F0, F2, F4
2. ADD.D F6, F0, F8
3. S.D F6, 0(R1)
4. SUB.D F8, F10, F14
5. MUL.D F6, F10, F8
```

Renomear registradores;

```
DIV.D
             F0, F2, F4
                                        DIV.D
                                                  F0, F2, F4
   ADD.D
             F6, F0, F8
                                    2. ADD.D
                                                  S, F0, F8
                                    3. S.D
3.
   S.D
             F6, 0(R1)
                                                  S, 0(R1)
             F8, F10, F14
  SUB.D
                                    4. SUB.D
                                                 T, F10, F14
             F6, F10, F8
                                                  F6, F10, T
5.
   MUL.D
                                        MUL.D
```

- Como ficaria a execução do código com os registradores renomeados
 - Suponha que inicialmente : F2=6; F4=2; F8=2; F10=4;F14=1;
 - Para execução fora de ordem execute na ordem 1,4,5,2,3 com T = 2

	Ordem	Reg. Renom.
F0	3	3
F2	6	6
F4	2	2
F6	12	12
F8	3	2
F10	4	4
F14	1	1
M[R1]	5	5
S	-	5
t	_	3

- O término de execução fora de ordem também cria complicações em tratamento de exceções;
 - As exceções devem ser exatamente as mesmas quando o programa é executado em ordem ou fora de ordem para entradas iguais;

- Processadores escalonados dinamicamente podem gerar exceções imprecisas;
 - Ocorrem exceções imprecisas quando o estado do processador no momento que a exceção foi gerada não é o mesmo que seria caso a execução fosse sequencial;
- As exceções imprecisas ocorrem por dois motivos:
 - Instruções já completadas que estão adiante na ordem do programa que a instrução que causa exceção;
 - O pipeline ainda não ter completado instruções que estão atrás na ordem do programa que a instrução que causa a exceção;;

- Para permitir a execução fora de ordem é necessário dividir o estágio de decodificação em dois estágios:
 - Despacho;
 - Decodificar a instrução e verificar hazards estruturais;
 - Leitura de operandos;
 - Esperar até que não haja hazards de dados e depois ler operandos;
- O estágio de busca de instrução precede o estágio de despacho;
 - Instruções buscadas podem ser colocadas em um registrador de instruções ou em uma fila de instruções pendentes
- O estágio de execução vem após o estágio de leitura de operandos;
 - A execução pode levar diversos ciclos;
 - Depende da instrução;

- Instruções passam pelo estágio de despacho em ordem;
 - Podem ser reordenadas no segundo estágio (busca de operadores);
- Existem diferentes técnicas para permitir execução fora de ordem:
 - Scoreboarding;
 - Algoritmo de Tomasulo;
 - Algoritmo de Tomasulo estendido para especulação;

- Algoritmo de Tomasulo:
 - Inventado por Robert Tomasulo;
 - Verifica quando os operandos para as instruções estão disponíveis;
 - Minimizar hazards RAW;
 - Renomeia registradores;
 - Minimiza hazards WAW e WAR;
- O algoritmo a seguir enfoca a unidade de ponto flutuante e a unidade de load-store do conjunto de instruções MIPS;
 - É também levado em conta que tem-se disponível várias unidades funcionais;

Algoritmo de Tomasulo

- Renomeação de registradores:
 - Elimina hazards WAR e WAW
 - Renomeia todos os registradores destino das instruções que causam esses hazards;
 - Faz uso de estações de reserva;
 - Faz buffer de operandos das instruções sempre que eles estão disponíveis;
 - Instruções pendentes designam as estações que irão prover sua entrada;
 - Quando a escrita for feita no registrador, somente a última de fato atualiza o registrador;
 - Conforme as instruções são despachadas os registradores com pendências são renomeados para os nomes das estações de reserva;
 - Essa técnica pode eliminar hazards que não seriam possíveis para um compilador;
 - Pois existem mais estações de reservas do que registradores de fator

Reserva de Registradores

- A reserva de registradores distribui a detecção de hazards de controle e também a execução;
 - Cada estação de reserva sabe quando deve começar uma nova execução na unidade funcional a qual ela pertence;
- O resultados s\u00e3o passados diretamente para as unidades funcionais a partir das esta\u00f3\u00f3es de reserva;
 - Lá eles são mantidos em buffer em vez de passarem pelos registradores;
- É necessário um barramento para que todas as unidades que esperam por um operando sejam carregadas simultaneamente (barramento de dados comum);
 - Quando existem mais de uma unidade de execução que recebem várias instruções por clock são necessários diversos barramentos;

Reserva de Registradores

- Todas as estações de reserva usam tags para o controle do pipeline;
- São necessários store buffers (buffers de armazenamento) e load buffers (buffers de carregamento);
 - Esse buffers mantém os dados ou endereços indo e vindo da memória;
 - Funcionam de maneira parecida as estações de reserva;
- Os registradores de ponto flutuante são conectados por um par de barramentos para unidades funcionais, e um único barramento para unidades de load-store;

- Podemos dividir as etapas que uma instrução passa em 3 principais:
 - Despacho;
 - Execução;
 - Escrita;
- Cada uma delas pode levar um número arbitrário de ciclos;

Despacho:

- Carrega a nova instrução da fila de instrução;
- Caso exista estação de reserva vazia então envie-a para ela;
 - Com os valores de operando, se estiverem nos registradores;
- Se não houver uma estação vazia tem-se um hazard estrutural (o mesmo para buffers);
 - Stall no pipeline até que libere uma estação ou buffer;
- Se os operandos não estiverem nos registradores continue acompanhando as unidades funcionais que produzirão os operandos;
- Essa etapa é responsável por renomear os registradores;

Execução:

- Quando um ou mais operandos não estão disponíveis deve-se monitorar o barramento comum enquanto se aguarda o fim de sua execução;
- Quando um operando fica disponível ele é colocado em uma estação de reserva;
 - Quando todos estão prontos a operação está pronta para ser executada;
 - Se existem várias instruções prontas para executar escolher uma arbitrariamente;
 - Loads e stores precisam de das etapas:
 - Cálculo do endereço efetivo;
 - Acesso a memória;
 - Loads precisam da unidade de memória disponível;
 - Stores precisam esperar o valor a ser armazenado;

- Reduz atrasos por conflitos RAW;
- Nenhuma instrução pode iniciar a execução até a conclusão de todos desvios posteriores;
 - Garante que exceções sejam executadas;

- Escrita do resultado:
 - Quando o resultado estiver disponível deve ser escrito no barramento de dados comum;
 - Uma vez escritos no barramento é então propagado para os registradores;
 - Stores são mantidos no buffer de stores até que o valor a ser armazenado e o endereço para escrita estejam disponíveis;
 - Resultado é escrito assim que a unidade de memória ficar livre;

- As estruturas que detectam hazards devem ser conectadas as:
 - Estações de reserva;
 - Ao banco de registradores; e
 - Aos buffers de load e store;
- Operações enviadas que aguardam operandos se referem a eles pelo número da estação de reserva atribuídana qual o operando será escrito;
 - Valores não usados, como 0, indicam que o operando está disponível nos registradores;

- Os resultados são transmitidos por broadcast a um barramento que é monitorado pelas estações de reservas;
- A combinação desse barramento com recuperação de resultados do barrento pelas estações de reserva implementa o mecanismo de bypass e forwarding;
 - Isso introduz um ciclo de latência entre a fonte e o resultado;
- Vale lembrar que as tags no esquema de tomasulo se referem ao buffer ou a unidade que vai produzir o resultado;

Estações de reserva


- Cada estação de reserva possui sete campos:
 - Op: operação a ser realizada sobre os operandos fonte S1 e S2;
 - Qj e Qk: As estações de reserva que produzirão os operandos-fonte correspondentes
 - Zero indica que os operandos estão prontos ou são desnecessários;
 - Vj e Vk: Valor dos operandos fontes;
 - A: Usado para manter informações utilizadas no cálculo de memória para loads ou stores;
 - Inicialmente o campo imediato da instrução é armazenado no campo A;
 - Após o cálculo de endereço, o endereço efetivo que é armazenado;
 - Busy: indica se a estação de reserva ou "sua" unidade funcional estão ocupados;

Banco de registradores

- O banco de registradores possui um campo Qi:
 - Guarda o número da estação de reserva que contém a operação cujo o resultado será armazenado nesse registrador;
 - Quando Qi = 0 não existe instrução ativa calculando um valor que futuramente será armazenado nesse registrador, isso significa que o valor é simplesmente o conteúdo do registrador;

Buffers de Load e Store

- Buffers de Load e Store possuem um campo A:
 - Mantém o resultado do endereço efetivo quando a primeira etapa da execução da instrução (cálculo do endereço) tiver sido concluída;



- Para o algoritmo assuma:
 - o rs e rt: Os resgistradores fonte;
 - rd: O registrador destino;
 - o r: A estação de reserva (ou buffer) relacionado com a instrução;
 - result: o valor retornado por uma unidade funcional;
 - RS: A estrutura de dados que representa as estações de reserva;
 - RegisterStat: Estrutura de dados que mantém os estados dos registradores;
 - Note que RegisteStat n\u00e3o os registradores em si.
 - Reg: Estrutura que mantém os valores dos registradores;

Algoritmo de Tomasulo - Operações UFP

```
Despacho:
if (RegisterStat[rs].Qi != 0){
   RS[r].Qi \leftarrow RegisterStat[rs].Qi
}else{
   RS[r].Vi \leftarrow Regs[rs];
   RS[r].Qi \leftarrow 0;
if (RegisterStat[rt].Qi != 0){
   RS[r].Qk ← RegisterStat[rt].Qi
}else{
   RS[r].Vk \leftarrow Regs[rt];
   RS[r].Qk \leftarrow 0;
RS[r].Busy \leftarrow yes;
RegisterStat[rd].Q \leftarrow r;
Execução:
result ← RS[r].Vj `OP` RS[r].Vk
```

```
Escrita:
∀x(
   if (RegisterStat[x].Qi=r){
          Regs[x] \leftarrow result;
          RegisterStat[x].Qi \leftarrow 0;
   };
∀ x(
   if (RS[x].Qj=r){
          RS[x].Vi \leftarrow result; RS[x].Qi \leftarrow 0
∀ x(
   if (RS[x].Qk=r) {
          RS[x].Vk \leftarrow result;RS[x].Qk \leftarrow 0
RS[r].Busy \leftarrow no;
```

Algoritmo de Tomasulo - Load

```
Despacho:
if (RegisterStat[rs].Qi != 0){
   RS[r].Qj \leftarrow RegisterStat[rs].Qi;
}else {
   RS[r].Vi \leftarrow Regs[rs];
   RS[r].Qi \leftarrow 0;
RS[r].A \leftarrow imm;
RS[r].Busy \leftarrow yes;
RegisterStat[rt].Qi \leftarrow r;
Execução:
RS[r].A \leftarrow RS[r].Vj + RS[r].A;
result \leftarrow Mem[RS[r].A];
```

```
Escrita:
∀x(
   if (RegisterStat[x].Qi=r){
         Regs[x] \leftarrow result;
         RegisterStat[x].Qi \leftarrow 0;
  };
∀x(
   if (RS[x].Qj=r){
         RS[x].Vi \leftarrow result; RS[x].Qi \leftarrow 0
∀x(
   if (RS[x].Qk=r) {
         RS[x].Vk \leftarrow result; RS[x].Qk \leftarrow 0
RS[r].Busy \leftarrow no;
```

Algoritmo de Tomasulo - Store

```
Despacho:
if (RegisterStat[rs].Qi != 0){
   RS[r].Qj ← RegisterStat[rs].Qi;
}else {
   RS[r].Vj \leftarrow Regs[rs];
   RS[r].Qi \leftarrow 0;
RS[r].A \leftarrow imm;
RS[r].Busy \leftarrow yes;
if (RegisterStat[rt].Qi != 0){
   RS[r].Qk \leftarrow RegisterStat[rs].Qi;
}else {
   RS[r].Vk \leftarrow Regs[rt];
   RS[r].Qk \leftarrow 0;
Execução:
RS[r].A \leftarrow RS[r].Vj + RS[r].A;
```

```
Escrita:

Mem[RS[r].A] \leftarrow RS[r].Vk;

RS[r].Busy \leftarrow no;
```

- Antes de cada etapa é necessário que algumas condições sejam satisfeitas:
 - Operações UFP:
 - Despacho:
 - Aguardar até que a estação de reserva tenha locais;
 - Execução:
 - Unidade Funcional livre;
 - Aguardar Qj e Qk indicando valores prontos
 - \circ RS[r].Qk = 0 e RS[r].Qj = 0;
 - Escrita de resultado:
 - Aguardar execução completa;
 - Barramento de dados (CDB) disponível;

- Loads:
 - Despacho:
 - Aguardar até que o buffer de reserva tenha locais;
 - Execução:
 - Unidade Funcional livre;
 - Aguardar Qj indicando valor pronto
 - o RS[r].Qj = 0;
 - A estação de reserva ser a primeira da fila de load store;
 - Loads e stores devem ser feitos em ordem!
 - A primeira etapa da instrução de load deve ter sido completada;
 - O endereço de leitura deve ter sido calculado
 - $RS[r].A \leftarrow RS[r].Vj + RS[r].A;$
 - Escrita de resultado:
 - Aguardar execução completa;
 - Barramento de dados (CDB) disponível;

- Stores:
 - Despacho:
 - Aguardar até que o buffer de reserva tenha locais;
 - Execução:
 - Unidade Funcional livre;
 - Aguardar Qj indicando valor pronto
 - \circ RS[r].Qj = 0;
 - A estação de reserva ser a primeira da fila de load store;
 - Escrita de resultado:
 - Aguardar execução completa;
 - Aguardar Qk indicando valor pronto;
 - \circ RS[r].Qk = 0;

Exemplo de execução

Execução

- Para a execução é necessário conhecer alguns detalhes do hardware:
 - Quantidade de unidades funcionais;
 - Quantidade de espaços em cada estação de reserva;
 - Ciclos necessários para cada unidade funcional;
- Neste exemplo iremos adotar:
 - 3 estações de reserva para operações add e sub;
 - 2 para operações mul e div;
 - Uma unidade funcional para soma e uma para multiplicação
 - A de soma resolve também subtrações e a de multiplicação resolve divisões
 - Somas, subtrações e loads levam 2 ciclos na execução;
 - Multiplicações levam 10 ciclos;
 - divisões levam 40 ciclos;
 - Assuma que as operações não podem começar no mesmo ciclo que sua dependência foi resolvida (devem começar no ciclo da escrita);

		Mult1 Mult2	Não Não								
		Add3	Não								
		Add2	Não								
		Add1	Não								
		Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva					S1	S2	RS para j		Α		
ADDD	F6	F8	F2								
DIVD	F10	F0	F6								
SUBD	F8	F6	F2								
MULTD	F0	F2	F4								
LD	F2	45+	R3								
LD	F6	34+	R2	2 30000.10	- Simprota	ocanado					
Instrução		j	k	Despacho	Completa	Resultado					
Status das instruções					Execução	Escita do					

Status das instruções					Execução	Escita do					
Instrução		j	k	Despacho	Completa	Resultado					
LD	F6	34+	R2	1							
LD	F2	45+	R3								
MULTD	F0	F2	F4								
SUBD	F8	F6	F2								
DIVD	F10	F0	F6								
ADDD	F6	F8	F2								
Estações de reserva					S1	S2	RS para j	RS para k	A		
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
	0	Add1	Não								
	0	Add2	Não								
	0	Add3	Não								
	0	Mult1	Não								
	0	Mult2	Não								
	2	Load1	Sim	Load					34+R2		
	0	Load2	Não								
	0	Load3	Não								
Status dos registradore	es										
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
1			Qi				Load1				

2	2		Qi		Load2		Load1					
Clock				F0	F2	F4	F6	F8	F10	F12	900	F30
Status dos registrador	<u>es</u>											
	U	Load3	Não									
		Load2		Load					45+R3			
		Load1	Sim	Load					34+R2			
		Mult2	Não									
		Mult1	Não									
		Add3	Não									
		Add2	Não									
		Add1	Não									
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk				
Estações de reserva					S1	S2	RS para j	RS para k	Α			
ADDD	F6	F8	F2									
DIVD	F10	FO	F6									
SUBD	F8	F6	F2									
MULTD	FO	F2	F4	_								
LD	F2	45+	R3	2								
LD	F6	34+	R2	1	Completa	ricountado						
nstrução		i	k	Despacho	Completa	Resultado						
Status das instruções					Execução	Escita do						

Status das instruções					Execução	Escita do						
Instrução		j	k	Despacho	Completa	Resultado			<u> </u>			
LD	F6	34+	R2	1	3			que Qj "ap				1
LD	F2	45+	R3	2				obtido na c				
MULTD	F0	F2	F4	3			Load2	2. Assim, a	opera	ição ML	JLTD	não
SUBD	F8	F6	F2				deper	nde mais d	le F2.			
DIVD	F10	F0	F6				•		/			
ADDD	F6	F8	F2				(C)	/				
Estações de reserva					S1	S2	RS para j	RS para k	A			
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk /				
	0	Add1	Não	703	733							
	0	Add2	Não									
	0	Add3	Não									
	0	Mult1	SIM	MULTD		Valor (F4)	Load2					
	0	Mult2	Não									
	0	Load1	Sim	Load					34+R2			
	1	Load2	Sim	Load					45+R3			
	0	Load3	Não									
Status dos registradore	9 <u>s</u>											
Clock				F0	F2	F4	F6	F8	F10	F12		F30
3			Qi	Mult1	Load2		Load1		7			

O valor 0 indica que o registrador está pronto para uso

Status das instruções	7				Execução	Escita do		-			
Instrução		j	k	Despacho	Completa	Resultado					
LD	F6	34+	R2	1	3	4					
LD	F2	45+	R3	2	4						
MULTD	FO	F2	F4	3							
SUBD	F8	F6	F2	4							
DIVD	F10	F0	F6								
ADDD	F6	F8	F2								
Estações de reserva				8	S1	S2	RS para j	RS para k	A		
100000000000000000000000000000000000000	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
		Add1	Sim	SUBD	M[34+R2]			Load2			
	0	Add2	Não								
	0	Add3	Não								
	0	Mult1	Sim	MULTD		Valor (F4)	Load2				
	0	Mult2	Não								
		Load1	Não								
	0	Load2	Sim	Load					45+R3		
				The same of the last							
Status dos registradore	es										
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
4			Qi	Mult1	Load2		0	Add1			

Status das instruções					Execução	Escita do					
Instrução		j	k	Despacho	200 C C C C C C C C C C C C C C C C C C	Resultado	A Total				
LD	F6	34+	R2	1	3	4					
LD	F2	45+	R3	2	4	5					
MULTD	F0	F2	F4	3							
SUBD	F8	F6	F2	4							
DIVD	F10	FO	F6	5							
ADDD	F6	F8	F2								
Estações de reserva					S1	S2	RS para j	RS para k	Α		
-	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
		Add1	Sim	SUBD	M[34+R2]	M[45+R3]					
	0	Add2	Não								
	0	Add3	Não								
	10	Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
	0	Mult2	Sim	DIVD		M[34+R2]	Mult1				
	0	Load1	Não								
	0	Load2	Não								
	0	Load3	Não								
Status dos registradore	es										
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
5	ز		Qi	Mult1	0	٦	C	Add1	Mult2		

6			Qi	Mult1	0		Add2	Add1	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registradore	es es										
	0	Load3	Não								
		Load2	Não								
		Load1	Não								
	-	Mult2	Sim	DIVD		M[34+R2]	Mult1				
		Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
	0	Add3	Não								
	0	Add2	Sim	ADDD		M[45+R3]	Add1				
		Add1	Sim	SUBD	M[34+R2]	M[45+R3]					
T 1 1 25	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva				100,700	S1	S2	RS para j	RS para k	Α		
ADDD	F6	F8	F2	6							
DIVD	F10	FO	F6	5							
SUBD	F8	F6	F2	4							
MULTD	F0	F2	F4	3		(15)					
_D	F2	45+	R3	2	4	5					
_D	F6	34+	R2	1	3	4					
nstrução		i	k	Despacho	Completa	Resultado					
Status das instruções					Execução	Escita do					

Status das instruções					Execução	Escita do					
Instrução		j	k	Despacho	Completa	Resultado					
LD	F6	34+	R2	1	3	4					
LD	F2	45+	R3	2	4	5					
MULTD	F0	F2	F4	3							
SUBD	F8	F6	F2	4	7						
DIVD	F10	F0	F6	5							
ADDD	F6	F8	F2	6							
Estações de reserva					S1	S2	RS para j	RS para k	Α		
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
		Add1	Sim	- The state of the	M[34+R2]	M[45+R3]				4:	
	0	Add2	Sim	ADDD	The second second second	M[45+R3]	Add1				
	0	Add3	Não								
	8	Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
	0	Mult2	Sim	DIVD		M[34+R2]	Mult1				
	0	Load1	Não			10 10					
	0	Load2	Não								
	0	Load3	Não								
Status dos registradore	<u>es</u>										
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
7			Qi	Mult1	0		Add2	Add1	Mult2		

8	3		Qi	Mult1	0		Add2	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registrador	<u>es</u>										
	U	Load3	Não						,		
		Load2	1000000								
		Load1	Não								
	-	Mult2	Sim	DIVD		M[34+R2]	Mult1				
		Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
		Add3	Não								
	2	Add2	Sim	ADDD	M[34+R2]-M[45+R	M[45+R3]					
		Add1	Não] JR						
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva			1		S1	S2	RS para j	RS para k	Α		
ADDD	F6	F8	F2	6							
DIVD	F10	F0	F6	5							
SUBD	F8	F6	F2	4	7	8					
MULTD	F0	F2	F4	3	4	3					
LD LD	F6 F2	34+ 45+	R2 R3	1 2	3	5					
Instrução	E0	24:	k	Despacho	Completa	Resultado	1				
Status das instruções					Execução						

9			Qi	Mult1	0		Add2	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registradore	es										
	0	Load3	Não								
		Load2	Não								
		Load1	Não								
		Mult2	Sim	DIVD		M[34+R2]	Mult1				
		Mult1	Sim	MULTD	M[45+R3]	Valor (F4)	NA III				
		Add3	Não	NUU TO	M. 45 . DOI	V/ 1 / 7 / 2					
		Add2	Sim	ADDD	M[34+R2]-M[45+R3	M[45+R3]					
		Add1	Não			MALE DO					
		Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva	_		_		S1	S2	RS para j		Α		
ADDD	F6	F8	F2	6	O O O O O O O O O O O O O O O O O O O			1.65			
DIVD	F10	F0	F6	5							
SUBD	F8	F6	F2	4	7	8					
MULTD	F0	F2	F4	3							
LD	F2	45+	R3	2	4	5					
LD	F6	34+	R2	1	3	4					
Instrução		j	k	Despacho	Completa	Resultado					
Status das instruções					Execução	Escita do					

10			Qi	Mult1	0		Add2	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registradore	<u>es</u>										
	0	Load3	Não								
		Load2									
		Load1	Não								
		Mult2	Sim	DIVD		M[34+R2]	Mult1				
		Mult1	Sim	MULTD	M[45+R3]	Valor (F4)	N. 11.2				
		Add3	Não								
		Add2	Não								
		Add1	Não								
		Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva					S1	S2	RS para j	-	Α		
ADDD	F6	F8	F2	6	10						
DIVD	F10	F0	F6	5							
SUBD	F8	F6	F2	4	7	8					
MULTD	F0	F2	F4	3							
LD	F2	45+	R3	2	4	5					
LD	F6	34+	R2	1	3	4					
Instrução		j	k	Despacho	Completa	Resultado					
Status das instruções					Execução	Escita do					

11			Qi	Mult1	C)	0	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registrador	<u>es</u>										
	0	Load3	Não								
		Load2	Não								
		Load1	Não								
		Mult2	Sim	DIVD		M[34+R2]	Mult1				
	_	Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
		Add3	Não								
	0	Add2	Não								
	100	Add1	Não					36			
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva	1 1 - 201 1 - 201	- 1 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2			S1	S2	RS para j	RS para k	A		
ADDD	F6	F8	F2	6	10	11					
DIVD	F10	FO	F6	5							
SUBD	F8	F6	F2	4	7	8					
MULTD	F0	F2	F4	3	7						
LD	F2	45+	R3	2	4	5					
Instrução LD	F6	34+	R2	Despacho 1	Completa 3	Resultado 4					
Status das instruções			k	Doonooho	Execução	Escita do					

12			Qi	Mult1	0		0	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registradore	<u>es</u>										
	0	Load3	Não								
		Load2	Não								
	200	Load1	Não								
		Mult2	Sim	DIVD		M[34+R2]	Mult1				
		Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
		Add3	Não								
	0	Add2	Não								
	0	Add1	Não								
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva					S1	S2	RS para j	RS para k	A		
ADDD	F6	F8	F2	6	10	11					
DIVD	F10	FO	F6	5							
SUBD	F8	F6	F2	4	7	8					
MULTD	F0	F2	F4	3	508	173					
LD	F2	45+	R3	2	4	5					
LD	F6	34+	R2	1	3	4					
Instrução		j	k	Despacho	Completa	Resultado					
Status das instruções					Execução	Escita do					

Status das instruções					Execução	Escita do						
Instrução		i	k	Despacho	Completa	Resultado						
LD	F6	34+	R2	1	3	4						
	100		10000	1								
LD	F2	45+	R3	2	4	5						
MULTD	F0	F2	F4	3								
SUBD	F8	F6	F2	4	7	8						
DIVD	F10	FO	F6	5								
ADDD	F6	F8	F2	6	10	11						
Estações de reserva					S1	S2	RS para j	RS para k	Α			
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk				
	0	Add1	Não									
	0	Add2	Não									
	0	Add3	Não									
	2	Mult1	Sim	MULTD	M[45+R3]	Valor (F4)						
	0	Mult2	Sim	DIVD		M[34+R2]	Mult1					
	0	Load1	Não									
	0	Load2	Não									
			Não									
Status dos registradore	es											
Clock				F0	F2	F4	F6	F8	F10	F12		F30
13			Qi	Mult1	0		0	0	Mult2		CNENTER	7400 TANA TANA

14			Qi	Mult1	0		0	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registradore	es es										
	0	Load3	Não								
		Load2									
		Load1	Não								
		Mult2	Sim	DIVD		M[34+R2]	Mult1				
		Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
		Add3	Não								
		Add2	Não								
		Add1	Não								
		Nome	Busy	Op	Vj	Vk	Qj	Qk			
Estações de reserva					S1	S2	RS para j	RS para k	Α		
ADDD	F6	F8	F2	6	10	11					
DIVD	F10	FO	F6	5							
SUBD	F8	F6	F2	4	7	8					
MULTD	F0	F2	F4	3							
LD	F2	45+	R3	2	4	5					
LD	F6	34+	R2	1	3	4					
Instrução		j	k	Despacho	Completa	Resultado					
Status das instruções					Execução	Escita do					

Status das instruções					Execução	Escita do					
Instrução		j	k	Despacho	Completa	Resultado					
LD	F6	34+	R2	1	3	4					
LD	F2	45+	R3	2	4	5					
MULTD	F0	F2	F4	3	15						
SUBD	F8	F6	F2	4	7	8					
DIVD	F10	FO	F6	5							
ADDD	F6	F8	F2	6	10	11					
Estações de reserva					S1	S2	RS para j	RS para k	Α		
	Tempo	Nome	Busy	Op	Vj	Vk	Qj	Qk			
	0	Add1	Não	1,247,41	1 194						
	0	Add2	Não								
	0	Add3	Não								
	0	Mult1	Sim	MULTD	M[45+R3]	Valor (F4)					
	0	Mult2	Sim	DIVD		M[34+R2]	Mult1				
	0	Load1	Não								
	0	Load2	Não								
	0	Load3	Não								
Status dos registrador	<u>es</u>										
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
15	5		Qi	Mult1	0)	0	C	Mult2		

16	6		Qi	0	0		0	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registrador	<u>es</u>										
	0	Load3	Não								
		Load2	Não								
		Load1	Não		111						
		Mult2	Sim	DIVD	M[45+R3]*F4	M[34+R2]					
		Mult1	Não								
	0	Add3	Não								
	0	Add2	Não								
		Add1	Não								
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
Estações de reserva			. –		S1	S2	RS para j	RS para k	Α		
ADDD	F6	F8	F2	6	10	11					
DIVD	F10	F0	F6	5	1	0					
SUBD	F8	F6	F2	4	7	8					
L <mark>D</mark> MULTD	F2 F0	45+ F2	R3 F4	2	4 15	5 16					-
LD	F6	34+	R2	1	3	4					
nstrução		j	k	Despacho	Completa	Resultado					
			-	- 10	Execução						

39 ciclos depois

55			Qi	0	0		0	0	Mult2		
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
Status dos registradores	<u>s</u>										
	0	Load3	Não								
		Load2	Não								
		Load1	Não	-							
		Mult2	Sim	DIVD	M[45+R3]*F4	W[34+R2]					
,		Mult1	Não	DIVD	MATE DONE	MICALDOI					
		Add3	Não								
		Add2	2.00								
			Não								
		Nome Add1	Busy Não	Ορ	Vj	Vk	Qj	Qk		1	
Estações de reserva	Tamana	Manas	Due	0.0	S1	S2	RS para j	RS para k	А		
	F6	F8	F2	6	10	11	DO	DO	Δ.		
	F10	F0	F6	5	40	44					
	F8	F6	F2	4	/	8					
	F0	F2	F4	3	15	16					
	F2	45+	R3	2	4	5					
	F6	34+	R2	1	3	4					
Instrução		j	k	Despacho	Completa	Resultado					
Status das instruções				1990	Execução						

Status das instruções					Execução	Escita do					
Instrução		j	k	Despacho	Completa	Resultado					
LD	F6	34+	R2	1	3	4					
LD	F2	45+	R3	2	4	5					
MULTD	F0	F2	F4	3	15	16					
SUBD	F8	F6	F2	4	7	8					
DIVD	F10	F0	F6	5	56						
ADDD	F6	F8	F2	6	10	11					
Estações de reserva					S1	S2	RS para j	RS para k	A		
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
	0	Add1	Não								
	0	Add2	Não								
	0	Add3	Não								
	0	Mult1	Não								
	0	Mult2	Sim	DIVD	M[45+R3]*F4	M[34+R2]					
	0	Load1	Não			11.6					
	0	Load2	Não								
	0	Load3	Não								
Status dos registradore	es										
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
56			Qi	0	0	N.	0	C	Mult2		

0					- ~	- ·					
Status das instruções			500		Execução			-			
Instrução		j	k	Despacho	Completa	Resultado					
LD	F6	34+	R2	1	3	4					
LD	F2	45+	R3	2	4	5					
MULTD	F0	F2	F4	3	15	16					
SUBD	F8	F6	F2	4	7	8					
DIVD	F10	FO	F6	5	56	57					
ADDD	F6	F8	F2	6	10	11					
Estações de reserva					S1	S2	RS para j	RS para k	Α		
	Tempo	Nome	Busy	Ор	Vj	Vk	Qj	Qk			
	0	Add1	Não								
	0	Add2	Não								
	0	Add3	Não								
	0	Mult1	Não								
	0	Mult2	Não								
	0	Load1	Não								
		Load2	Não								
		Load3	-								
Status dos registrador	es										
Clock				F0	F2	F4	F6	F8	F10	F12	 F30
57	1		Qi	0	()	C) () 0		

Exemplo com Valores

- Refazendo o exemplo anterior para os seguintes valores:
 - \circ Mem[34+R2] = 2;
 - \circ Mem[45+R3] = 5;
 - o F4 = 4;

Exemplo com valores

Resolução no quadro

Vantagens:

- O algoritmo de tomasulo facilita a geração de código do compilador;
 - É possível alcançar alta performance sem que o compilador gere um código especifico para o pipeline da arquitetura;
- Permite que o processador continue a executar instruções quando ocorre miss na cache;
 - Execução fora de ordem (Out-of-order OoO);
- Reduz atrasos causados por hazards RAW;
- Eliminação de hazards WAW e WAR;

Desvantagens:

Complexidade do hardware;

Exercícios

1. Execute o seguinte trecho de instruções e valor inicial para os registradores

```
ADD.D F2, F4, F6
DIV.D F8, F10, F2
SUB.D F2, F6, F4
MUL.D F10, F6, F4
F4=2;
F6=6;
F10=36;
```

e descubra o ciclo final de execução de cada instrução, o estado das estações de reserva e o valor dos registradores em cada ciclo considerando:

- a. Um sistema com:
 - i. Uma unidade funcional capaz de realizar operações de soma e subtração;
 - ii. Uma unidade funcional capaz de realizar operações de divisão e multiplicação;
 - iii. 5 ciclos para soma e subtração, 10 ciclos para multiplicação e 20 cic<u>los para divisão</u>
 - iv. Duas unidades de reserva para soma e subtração;
 - v. Duas unidades de reserva para multiplicação e divisão;
- b. Um sistema com as mesmas especificações do anterior, exceto nos itens i e ii, onde se tem duas unidades funcionais para cada "dupla" de operação;

Referências

PATTERSON, D. A.; HENNESSY, J. L. Computer Architecture: A Quantitative Approach. Fifth Edition