TSEA83: Datorkonstruktion Fö4

Pipelining



Datorkonstruktion 2

Fö4: Agenda

- Hur bygger man en pipeline-CPU?
 -Med utgångspunkt från OR-datorn
- Klassisk 5-stegs pipeline
 -IF, RR, EXE, MEM, WB
- Klassisk 5-stegs pipline-Problem...
- Lab2
 - -Pipelining




Hur bygger man en pipeline-CPU?

Med utgångspunkt från OR-datorn




Datorkonstruktion Pipelining

"Komplex" biltvätt (tvättbågen är komplex)



Pipelinad biltvätt biltvätt



- De tre momenten (spol, tvätt, tork) tar lika lång tid
- · Alla bilar går igenom samma program



Väntetid 1/3 Genomströmning 3



OBS, vi får inte uppsnabbningen gratis. En del utrustning måste finnas på flera ställen!

Datorkonstruktion Pipelining

Alternativa arkitekturer eller riktiga datorer

- kritik av OR-datorn
 - för många klockcykler, går att dock att snabba upp
 - + går att göra komplicerade instruktioner: sortering, matrisinvertering, ...
- En pipelinad processor RISC
 RISC = reduced instruction set computer
 enkla,lika instruktioner => pipelining möjligt



Datorkonstruktion

Mikromaskinen

"Olle Roos – datorn"

= register

= minne

= kombinatorik


Det går åt ganska många klockcykler för att utföra en enda instruktion.

Vilket beror på att varje varje instruktion är uppdelad i flera (många) steg där (nästan) inget sker parallellt.

RESET







Datorkonstruktion OR-datorn är för långsam!

• LDA 12 (exempelvis)


• Hämta: 3 CP

• K2 1 CP

• Absolut: 3 CP

• EXE: 4 CP

Summa: 11 CP



Alltså 11 CPI (clocks per instructions) Vi siktar på 1 CPI!



Datorkonstruktion Hur kan OR-datorn förbättras?


- Parallellism
 - Tryck ihop mikrokoden, dvs gör flera μop samtidigt
- Förhämtning:
 - hämta nästa instruktion under exekvering av pågående instruktion

Exe av LDA

Hämta nästa instruktion



Datorkonstruktion Apropos klockfrekvens



Leta rätt på längsta tidsfördröjningen mellan två register. Kalla den T. Då gäller f < 1/T

Brukar kallas kritisk väg



Datorkonstruktion Steg 1

- + Omplacering av register
- + Ta bort onödiga register
- + Förbättrat SR
- Lång kritisk väg


Nya LDA 12

– Hämta 1 CP

- K2 1 CP

Absolut 1 CP

- EXE 1 CP






Datorkonstruktion Steg 2

- Skilda program- och dataminnen
- Bredare programminne, så att hela instruktionen kan hämtas på 1 CP





- Nya LDA 12
 - Hämta 1 CP
 - K2 1 CP
 - Absolut
 - EXE 1 CP





Datorkonstruktion Flera register!





Exempelvis: ADD R3,R2,R1; R3 = R2+R1



Datorkonstruktion RISC = Reduced Instruction Set Computer

- Vi avskaffar XR,SP och inför generella register
- Vi avskaffar flera a-moder per instruktion
 - ADD Rx,Ry,Rz inga andra adr-moder!
 - LD Rx,(Ry) enda sättet att läsa i minnet!
 - ST (Rx),Ry enda sättet att skriva i minnet!
- Vi avskaffar MPC och mikroprogrammering
 - Mikroprogrammen försvinner inte utan finns på annan form i maskinen




Datorkonstruktion Steg 3

Hämtfasen har blivit HW

Instruction Decoder innehåller 1-rads µprog


- ADD Rx,Ry,Rz
- LD Rx,(Ry)
- ST (Ry),Rx
- JMP N
- ADDI Rx,Ry,K






Datorkonstruktion Atmel AVR

- Trevlig 8-bitars controller
- C-kompilator finns: avr-gcc
- Massor med kul I/O







Datorkonstruktion Pipelinediagram

```
0: LD R1,(R0) ; R1:=DM(R0)
1: ADD R3,R2,R1 ; R3:=R1+R2
2: JMP 0 ;
3: XXX
```

PC	0	1	2	3	0	1	
Hämta		LD	ADD	JMP	NOP	LD	
Exekvera			LD	ADD	JMP	NOP	

1 inst/CK JMP ger en NOP i pipelinen



Klassisk 5-stegs pipeline

IF Instruction Fetch

RR Register Read

EXE Execute

MEM Memory access

WB Write Back



Datorkonstruktion Klassisk 5-stegs pipeline


 IF: instruction fetch hämta instr och ny PC

RR: register read
 läs reg/beräkna hopp

• **EXE**: execute kör ALU

 MEM: read/write dmem läs/skriv/ingenting

WB: write back register skriv reg/ingenting





Datorkonstruktion Några instruktioner, alla 32 bitar

5 5 5 6 ADD Rd, Ra, Rb; Rd=Ra+Rb OP 16 OP ADDI Rd, Ra, K ; Rd=Ra+K a 16 MOVHI Rd, K ; RdH=K, RdL=0 OP 16 OP K Rd, K(Ra); Rd=dmem(Ra+K) d LDа 11 K(Ra), Rb; dmem(Ra+K)=RbOP a b ST

SFEQ Ra, Rb; F = (A==B)?1:0

OP - a b
BF K; PC = F? PC+K: PC+4

OP K

26

JMP K; PC = PC+K

OP K



0:ADD R3,R2,R1

4:LD R6,K(R5)

8:SFEQ R7,R8

C:XXX


10:YYY

14:ZZZ

I exemplet:

Rn = n





0:ADD R3,R2,R1

4:LD R6,K(R5)

8:SFEQ R7,R8


C:XXX

10:YYY

14:ZZZ

I exemplet:

Rn = n





0:ADD R3,R2,R1

4:LD R6,K(R5)

8:SFEQ R7,R8


C:XXX

10:YYY

14:222

I exemplet:

Rn = n





0:ADD R3,R2,R1

4:LD R6,K(R5)

8:SFEQ R7,R8


C:XXX

10:YYY

14:ZZZ

I exemplet:

Rn = n





Datorkonstruktion Några "snälla" instruktioner

0:ADD R3,R2,R1

4:LD R6,K(R5)

8:SFEQ R7,R8

C: XXX

10:YYY

14:ZZZ

I exemplet:

Rn = n

K = 9

XXX

SFEQ R7, R8

pmem

PC2

NOP

LD R6,K(R5)

ADD R3,R2,R1

F=0> SR E = (9+5)dmem DM(E)

R3

regs

AĽU



0:ADD R3,R2,R1

4:LD R6,K(R5)

8:SFEQ R7,R8

C:XXX

10:YYY

14:ZZZ XXX


I exemplet:

Rn = n

K = 9

SFEQ R7,R8

YYY





LD R6, K(R5)

Klassisk 5-stegs pipeline

Problem ...



Datorkonstruktion Problem ...

- 1. Hopp, Oönskade instr kommer ibland in i pipelinen
 - >Instruktionen efter ett hopp exekveras alltid
 - >Ytterligare en instr. därefter ersätts med NOP
- **2. Databeroenden,** Samma reg som läses i steg 2,skrivs också i steg 5
 - >data forwarding
- 3. Pipelinen måste i vissa lägen stängas av, pipeline stall



Antag följande program

```
0:SFEQ ...; sätter flaggan F
4:BF L ; hoppar eventuellt till 20
8:XXX ; instr. exekveras alltid
C:YYY
...
20:ZZZ
```

Hoppet **BF K**, utförs först i exekveringssteget, dvs om **F=1** och vi ska hoppa så kommer **XXX** att hinna in i pipen innan vi hoppar.

Därför bestämmer vi:

Instruktionen

XXX

exekveras alltid

Fördröjt hopp: XXX kan vara

- en nyttig instr flyttad hit av kompilatorn
- (software) NOP



0:SFEQ ...

BF L

4:BF L


8:XXX

C:YYY

. . .

20:ZZZ

SFEQ ...





0:SFEQ ... XXX

4:BF L

8:XXX


C:YYY

. . .

20:ZZZ

BF L

SFEQ ...





0:SFEQ ... NOP

4:BF L


8:XXX

C:YYY

. . .

BF L

SFEQ ..





Pipelinediagram

РС	IR1	IR2	IR3	IR4
0 4 8 C 20	SFEQ BF XXX NOP	SFEQ BF XXX	SFEQ BF	SFEQ

Instr efter hoppet exekveras alltid

Vid taget hopp måste en NOP muxas in

OP

5

Diskussion: Hur ska de två muxarna i första steget styras?

```
if ((IR2.op==BF \text{ and } F==1) \text{ or } (IR2.op==J)) /* taget hopp */
```

"ena muxen" IR1 = NOP;

PC = PC2;"andra muxen"

else // annan instr, F=0

IR1 = pmem; "ena muxen"

PC = PC+4;

"andra muxen"



Datorkonstruktion Problem 2: Databeroende

0:ADD R5,R2,R1


4:ADD R8 R5,R5


8:MUL R3,R5,R5


Farlig situation, som måste åtgärdas direkt! Data Hazard


Problemet beror på att det tar flera klockcykler innan registret R5 uppdateras!











Datorkonstruktion Problem 2: Databeroende

Sammantaget:

Hur ska de gula muxarna styras? Det finns två situationer:

```
if IR2.op == "instruktion som läser reg."
  if IR3.op == "instruktion som skriver reg."
  if IR2.a == IR3.d or IR2.b == IR3.d
      muxarna = ...;

if IR2.op == "instruktion som läser reg."
  if IR4.op == "instruktion som skriver reg."
  if IR2.a == IR4.d or IR2.b == IR4.d
      muxarna = ...;
```




```
0:LD R3,K(R2) ; läs från minnet
4:ADD R4,R3,R3 ;
```

Problemet beror på att minnet sitter 1 klockcykel efter ALU-n.



0:LD R3,K(R2) 4:ADD R4,R3,R3


ADD-instruktionen läser gamla R3 **LD** har ännu inte läst minnet, och nytt värde på R3 kan fås (via Z4) först två steg senare (i writeback).






0:LD R3,K(R2) 4:ADD R4,R3,R3

Löses med Pipeline stall kräver en till mux, som petar in en **NOP** (mellan **ADD** och **LD**), samt att **ADD** står stilla (stall).








Vid stall:

- NOP -> IR2
- Behåll IR1
- Behåll PC





Datorkonstruktion Problem: Sammanfattning

1. Hopp Vid hopp hinner efterföljande instruktion in i pipen

innan hoppet tagits.

Lösning: exekvera alltid instruktionen efter hoppet

2. Databeroende Data hinner inte skrivas tillbaka (i WB-steget) innan

efterföljande instruktion(er) behöver dom.

Lösning: data forwarding

3. Minnesberoende Läsning från minnet hinner inte göras innan efterföljande

instruktion vill använda data från läsningen.

Lösning: pipeline stalling + data forwarding



Lab2

Pipelining



Datorkonstruktion Lab2: Pipelining

Labben baseras på en delmängd av den riktiga processorn OpenRisc OR1200: https://en.wikipedia.org/wiki/OpenRISC_1200

Utdrag ur instruktionsuppsättning:



Datorkonstruktion Lab2: Naiv Pipelining

För att studera vad som händer kan man använda ett pipelinediagram. Antag följande programkod:

ADDI R1,R0,1 ; R1:=R0+1 ADD R2,R1,R1 ; R2:=R1+R1

Det medför följande pipelinediagram:

cykel	PC	RR IR1	EXE IR2	MEM IR3	WB IR4	Kommentar
2	4	ADDI				
3	8	ADD	ADDI			ADD läser här
4	С		ADD	ADDI		
5	10			ADD	ADDI	ADDI skriver här
6	14				ADD	
7	18					
8	1C					
	_			_		

Instruktionerna måste separeras två steg:

cykel	PC	RR IR1	IR2	MEM IR3	WB IR4	Kommentar
2	4	ADDI				
3	8		ADDI			
4	С			ADDI		
5	10	ADD			ADDI	Nu funkar det!
6	14		ADD			
7	18			ADD		
8	1C				ADD	



Datorkonstruktion Lab2: Naiv Pipelining

```
Testprogram, DM[20..3C] = [1..8], DM[40..5C] = [1..8]
Programmet beräknar 1*1+2*2+3*3+...+8*8
```

```
MOVHI R1,0
                      ; R1[31...16] = 0
       MOVHI R2,0
                      ; R2[31..16] = 0
                      ; loopräknare = 8
       ADDIR1,R1,8
       ADDIR2,R2,20
                      ; pekare = 20
       LW R3,0(R2)
                      ; hämta det ena talet
LOOP:
       LW R4,20(R2) ; hämta det andra talet
       MUL R5,R4,R3 ; multiplicera dem
       ADD R6,R6,R5 ; och ackumulera till resultat
       ADDI R2,R2,4
                      ; pekare++
       ADDI R1,R1,-1
                      ; loopräknare--
                      ; sätt flagga=1 om loopräknare != 0
       SFNE RØ,R1
       BF LOOP
                      ; fortsätta?
       SW 0(R0),R6
                      ; spara resultatet i minnet
       TRAP 0
                       ; stanna processorn
```

Programmet kommer inte att göra rätt med mindre än att man löser olika beroenden.

Uppgift 3.1 => Lös beroenden genom att sätta in NOP-instruktioner, så få som möjligt. Gör pipelinediagram.

Uppgift 3.2 => Ändra ordningsföljden på instruktioner för att lösa beroenden. Klarar du dig utan NOP:ar i loopen?



Datorkonstruktion Lab2: Riktig Pipelining

```
Testprogram, DM[20..3C] = [1..8], DM[40..5C] = [1..8]
Programmet beräknar 1*1+2*2+3*3+...+8*8
```

```
MOVHI R1,0
                       ; R1[31...16] = 0
       MOVHI R2,0
                      ; R2[31..16] = 0
                       ; loopräknare = 8
       ADDIR1,R1,8
       ADDIR2,R2,20
                       ; pekare = 20
       LW R3,0(R2)
                       ; hämta det ena talet
LOOP:
       LW R4,20(R2) ; hämta det andra talet
       MUL R5,R4,R3 ; multiplicera dem
                      ; och ackumulera till resultat
       ADD R6,R6,R5
       ADDI R2,R2,4
                      ; pekare++
       ADDI R1,R1,-1
                      ; loopräknare--
                       ; sätt flagga=1 om loopräknare != 0
       SFNE R0,R1
       BF LOOP
                       : fortsätta?
       SW 0(R0),R6
                       ; spara resultatet i minnet
       TRAP 0
                       ; stanna processorn
```

Vi vill ju inte behöva ändra i programmet för att det ska göra rätt.

Uppgift 4.1 => Gör pipelinediagram för det ursprungliga programmet. Antag att jump- och stalllogik sätter in NOP:ar på rätt ställen.

Uppgift 4.2 => Definiera/programmera jump- och stalllogiken, samt dataforwarding-logiken, så att det ursprungliga programmet fungerar.



Anders Nilsson

www.liu.se

