TSEA83: Datorkonstruktion Fö8

VHDL 1/3



Datorkonstruktion 2

Fö8: Agenda

- Programmerbara kretsar
 - -CPLD
 - -FPGA
- VHDL
 - -Kombinatorik

```
with-select-when
when-else
```

-Sekvensnät

```
process
case
if-then-else
```



- Extra redovisningstillfälle
- Gruppbildning pågår ...
 - -Projektanmälan
- Kravspec

Programmerbara kretsar




Datorkonstruktion Programmerbara kretsar

- PLD = programmable logic device
- CPLD = complex PLD,
 i princip flera PLD-er på ett chip
 ex: 108 vippor + 540 produkttermer
- FPGA = field programmable gate array, komplexa kretsar upp till flera miljoner grindar.


```
Ex: 41600 vippor + komb.logik
+ 100st 2 kB RAM + 90 DSP (mult+ack)
```




Datorkonstruktion En notation




betyder








Datorkonstruktion En allmän CPLD



En samling PLDer på ett chip med programmerbara hopkopplingar




Datorkonstruktion CPLD Xilinx 9572 - blockschema





Datorkonstruktion General FPGA chip architecture




Dessutom 100 x 2kB RAM 90 x DSP (mult + add) Vissa FPGA-er innehåller CPU-er

CLB = configurable logic block



Datorkonstruktion Vad innehåller en CLB?

Logik görs med LUT (look up table) "fyll i sanningstabellen i ett minne"




VHDL



Datorkonstruktion VHDL


- VHDL=VHSIC Hardware Description Language
 VHSIC = Very High Speed Integrated Circuit
- Ett programspråk för att:





Datorkonstruktion Varför VHDL?

- Hantera komplexitet
 - VHDL-koden kan simuleras
 - Beskrivning på flera olika abstraktionsnivåer
- Ökad produktivitet
 - snabbare än schemaritning
 - återanvändbar kod
- Modernt programmeringsspråk
 - Rikt, kraftfullt
 - Parallellt, ADA-liknande, starkt typat, overloading
 - Ej objektorienterat





Datorkonstruktion VHDL nackdelar?

- Svårt att lära sig?
 - Delmängd för syntes : 1-2 dagar!
 - Avancerade simuleringar : 1-2 månader
- Nytt sätt att tänka
 - Lätt att hamna i mjukvarutänkande!
 - FPGA-n, CPLD-n är inte en processor för VHDL
 - VHDL är inte sekvensiellt utan parallellt
 - Tilldelning, variabler betyder inte samma sak som i andra prog.språk
 - Gör så här:

Tänk hårdvara och gör ett blockschema



Översätt till VHDL



Datorkonstruktion Hur ser ett VHDL-program ut?

```
library IEEE;
use IEEE.std_logic_1164.all;
                                               Bibliotek
use IEEE.numeric_std.all;
entity namn1 is
                                               Gränssnitt mot
  -- beskrivning av in- och utgångar
                                               omvärlden
end entity namn1;
architecture namn2 of namn1 is
  -- beskrivning av interna signaler
                                               Funktion
begin
  -- beskrivning av funktion
end architecture namn2;
```

VHDL är inte case sensitive, små eller stora bokstäver spelar ingen roll, ej heller mellanslag.



VHDL

Kombinatorik



Datorkonstruktion VHDL för kombinatoriska nät

```
entity cnet is
  port(a,b: in std_logic;
       c: out std_logic);
end entity cnet;

architecture firsttry of cnet is
  signal x,y:std_logic;
begin
  c <= x nor y;
  x <= a and b;
  y <= a or b;
end architecture firsttry;</pre>
```

Parallellt "exekverande" satser. När ex a ändras så blir $x \le a$ and b och $y \le a$ or b, vilket gör att $c \le x$ nor y.

Ordningen spelar ingen roll.



Datorkonstruktion Vad betyder ett VHDL-program?

Syntetisering (Xilinx)

• x <= a and b;

betyder att en OCH-grind kopplas in mellan trådarna a,b och x

Endast en tilldelning på x tillåten.

Simulering (ModelSim)

• x <= a and b;


är en parallellt exekverande sats som körs om a,b ändras

Än så länge är ordningen mellan satserna oviktig "Programmera" aldrig i VHDL!
Tänk hårdvara => översätt till VHDL
VHDL är ett "recept" för hur hårdvaran ska byggas!



Datorkonstruktion En multiplexer


```
entity mux is
  port(d: in std_logic_vector(0 to 3);
       s: in std_logic_vector (1 downto 0);
       y: out std_logic);
end entity mux;
```





Datorkonstruktion Multiplexern, forts

```
architecture booleq of mux is
signal noll,ett,tva,tre: std_logic;
begin
  noll <= not s(1) and not s(0) and d(0);
  ett <= not s(1) and s(0) and d(1);
  tva <= s(1) and not s(0) and d(2);
  tre <= s(1) and s(0) and d(3);
  y <= noll or ett or tva or tre;
end architecture booleq;</pre>
```





Datorkonstruktion Multiplexern, forts

VHDL har en programsats som precis motsvarar en mux:

```
architecture behavior1 of mux is
begin
  with s select
    y <= d(0) when "00",
        d(1) when "01",
        d(2) when "10",
        d(3) when others;
end architecture behavior1;</pre>
(d(0)

d(1)

d(2)

d(3)

s(1) s(0)
```

Lägg märke till:

- det finns **enn** <= i programsatsen.
- enn rad är sann



Datorkonstruktion With-select-when


- Är en parallell sats, concurrent statement
- Endast utanför process

OBS: samtliga värden på styrsignal måste täckas!



Datorkonstruktion Multiplexern, forts

```
architecture behavior2 of mux is
begin
    y <= d(0) when s = "00" else
        d(1) when s = "01" else
        d(2) when s = "10" else
        d(3);
end architecture behavior2;</pre>
```





Datorkonstruktion When-else

- Är en parallell sats, concurrent statement
- Endast utanför process

Lägg märke till:

- det finns enn <= i satsen.
- noll eller flera villkor är sanna (första sanna villkoret ger tilldelning)

$$S = S_1 V_1 + S_2 \overline{V}_1 V_2 + S_2 \overline{V}_1 \overline{V}_2 V_3 \dots$$




Datorkonstruktion Kommentar

Både with-select-when och when-else kan uttrycka vilken Boolesk funktion (K-nät) som helst!

```
signal x: std_logic_vector(2 downto 0);
signal u: std_logic;
-- man kan skriva så här
with x select
   u <= '1' when "011",
       '1' when "101",
        '1' when "110",
                                                >= 2
        '1' when "111",
        '0' when others;
-- eller så här
u \leftarrow 11, when x=3 else
     '1' when x>4 else
     '0';
-- eller ...
```



Datorkonstruktion Exempel: BCD -> 7-segment



X	u
0000	0111111
0001	0000110



Datorkonstruktion Exempel: BCD -> 7-segment

```
entity bcd is
          port ( x : in std logic vector(3 downto 0);
                  u : out std logic vector(6 downto 0));
      end bcd;
      architecture sanningstabell of bcd is
      begin
        with x select
                                              u <= "0111111" when x="0000" else
        u <= "0111111" when "0000",
                                                   "0000110" when x="0001" else
          "0000110" when "0001",
                                                   "1011011" when x="0010" else
          "1011011" when "0010",
          "1001111" when "0011",
                                                   kanske inte lika bra då
          "1100110" when "0100",
                                                   x=... måste upprepas.
          "1101101" when "0101",
          "1111100" when "0110",
          "0000111" when "0111",
          "1111111" when "1000",
          "1100111" when "1001",
          "1111001" when others;
end sanningstabell;

LINKÖPINGS
UNIVERSITET
```

Datorkonstruktion Vad har vi så långt?

- entity beskriver gränssnittet
- architecture beskriver innehållet
- Mellan begin och end har vi parallella satser.
 - "vanlig" signaltilldelning c <= a and b;</pre>
 - with-select-when är en mux.
 - when-else är en generaliserad mux.
 - Ovanstående används för kombinatorik utanför process-satsen




VHDL

Sekvensnät



Datorkonstruktion Vad kommer nu?

- VHDL för sekvensnät,
- process-satsen
 - case-when
 - if-then-else





Datorkonstruktion Sekvensnät – en D-vippa

```
entity de is
  port(d,clk: in STD_LOGIC;
             q: out STD_LOGIC);
end de;
                                                      Processen exekveras
                                                      när clk ändras
architecture d_vippa of de is
                                                      sensitivity list
begin
  process(clk)
  begin
     if rising_edge(clk) then
       q <= d;
                                                 q uppdateras på
     end if;
                                                 positiv clk-flank
  end process;
end d_vippa;
                                   len process (clk) -sats gäller
                                   (med rising edge(clk))
                                       => alla VL får en vippa på sig!
```




Datorkonstruktion Vad blir detta?

```
process(clk)
begin
   if rising_edge(clk) then
      y <= x;
      z <= y;
   end if;
end process;

Låt y=0, z=0.
Sätt x=1 och klocka en gång. Då blir väl z=y=1?</pre>
```



Datorkonstruktion Så här blir det!





Datorkonstruktion Simulering

Ibland får man höra att: Koden inom processen exekveras "sekvensiellt"!

Det är bara halvt sant!

Så här är det: (eller så här gör ModelSim):

 Evaluera nästa värde sekvensiellt

$$y^+ = x$$

 $z^+ = y$

Uppdatera parallellty = y⁺z = z⁺



Datorkonstruktion Till slut

```
process(clk)
begin
  if rising_edge(clk) then
    y <= x;
    z <= y;
    z <= not y;
end if;
end process;</pre>
```

Är faktiskt OK!
Men skriv inte så!

```
x Y z
```

```
LINKÖPINGS
UNIVERSITET
```


```
-- 1
process(clk)
begin
  if rising_edge(clk) then
      y <= x;
  end if;
end process;
-- 2
process(clk)
begin
  if rising_edge(clk) then
      z <= y;
  end if;
end process;
-- 3
process(clk)
begin
  if rising_edge(clk) then
      z \le not y;
  end if;
end process;
```

2 och 3 ihop går inte!

Datorkonstruktion Ett exempel

```
process(clk)
                                     process(clk)
begin
                                     begin
  if rising_edge(clk) then
                                       if rising_edge(clk) then
                                         y \ll x;
      y \le x;
      if (y='1') then
                                       end if;
        z <= '1';
                                     end process;
      else
        z <= '0';
                                     z <= '1' when (y='1')
      end if;
                                           else '0';
  end if;
end process;
```

Ger båda samma funktion för z?








Datorkonstruktion Ett annat exempel

Bygg ett sekvensnät, som ger utsignalen 1 när insignalen varit 1 i minst tre klockcykler i rad.





Datorkonstruktion Sekvensnät - Mealy

```
x
q
q
clk
```

```
entity sn is
  port(x,clk: in std_logic;
        u: out std_logic);
end sn;

architecture booleq2 of sn is
  signal q: std_logic_vector(1 downto 0);
begin
  process(clk)
  begin
  -- delta: nästa-tillstånd
  end process;
  -- lambda: utsignal
end booleq2;
```



Datorkonstruktion Case-when

```
case (styrsignal) is
  when (varde 1) => (sats 1);
  when (varde 2) => (sats 2);
...
  when (varde n-1) => (sats n-1);
  when others => (sats n);
end case;
```

- Endast inuti process
- Måste beskriva vad som händer för alla värden på styrsignal
- motsvarar with-select-when, men är kraftfullare




Datorkonstruktion If-then-else


```
if (uttryck 1) then
   (sats 1)
elsif (uttryck 2) then
   (sats 2)
elsif (uttryck n-1) then
   (sats n-1)
else
   (sats n)
end if;
```

- Endast inuti process
- motsvarar when-else, men är kraftfullare



Datorkonstruktion Vi slår ihop δ -nätet och tillståndsvipporna









Datorkonstruktion δ -nätet och tillståndsvipporna

```
-- delta: nästa-tillstånd
process(clk)
begin
  if rising_edge(clk)then
    case q is
      when "00" => if x='1' then q <= "01";
                   else q <= "00";
                   end if;
      when "01" => if x='1' then q <= "11";
                   else q <= "00";
                   end if;
      when "11" => if x='1' then q <= "10";
                   else q <= "00";
                   end if;
      when "10" => if x='1' then q <= "10";
                   else q <= "00";
                   end if;
      when others => q <= "00";
    end case;
  end if;
end process;
```





Datorkonstruktion λ -ekvationerna ska vara kombinatorik





Datorkonstruktion λ -ekvationen

K-nät utanför processen


```
u <= '1' when q="11" and x='1' else
    '1' when q="10" and x='1' else
    '0';</pre>
```

eller optimerat (fixas av syntesverktyget):

```
u \leftarrow x \text{ and } q(1);
```

Kommentar: and funkar alltså på
typerna std_logic och boolean






```
Datorkonstruktion
```

```
entity sn is
  port(x,clk: in std_logic;
       u: out std_logic);
end sn;
architecture booleg2 of sn is
  signal q: std logic vector(1 downto 0);
begin
-- delta
process(clk)
begin
 if rising_edge(clk)
  case q is
    when "00" => if x='1' then q <= "01";
                  end if;
    when "01" => if x='1' then q <= "11";
                  else q <= "00";
                  end if:
    when "11" => if x='1' then q <= "10";
                  else q <= "00";
                 end if;
    when "10" => if x='0' then q <= "00";
                  end if:
    when others => q <= "00";
  end case;
 end if;
end process;
-- lambda
```

 $u \le x$ and q(1);


end booleq2;

Komplett kod






Datorkonstruktion Mer om VHDL



Mealy, Tappero: Free Range VHDL, freerangefactory.org



Kevin Skahill: *VHDL for programmable logic,* Addison-Wesley



Extra redovisningstillfälle



Datorkonstruktion Extra redovisningstillfälle

Onsdag 7/2 kl 15-17 (projekttiden) Torsdag 8/2 kl 10-12

För dig som har labb 1 eller 2 kvar. Anmälan i Lisam.



Gruppbildning



Datorkonstruktion Gruppbildning

Gruppbildningen pågår!

- -Färdiga grupper kommer att få
 - -en egen kanal i Teams
 - -ett eget repo i Gitlab
- -Kontrollera gruppbildningsdokumentet
- -Fyll i projektanmälan (se kurshemsidan under Projekt)
- -Lämna in projektanmälan så snart det går.



Datorkonstruktion Kravspec: senast 13/2 kl 12 i gitlab

Skriv en kravspec

-Lämna in kravspec ver 0.1 senast ti 13/2 kl 12, i Gitlab.

Se exempel på kravspec i Lisam.



Anders Nilsson

www.liu.se

