

RF PCB Design

Trần Hải Thảo Quảng Hồng Thiện Nhân

Mục lục

1	Para	asitic Impedance	6
	1.1	Khái quát về Parasitic Impedance	6
	1.2	Các phương pháp giảm thiểu Parasitic Impedance	6
		1.2.1 Tối ưu Thiết Kế PCB	6
		1.2.2 Lựa chọn linh kiện phù hợp	7
		1.2.3 Kiểm Tra và Mô Phỏng	7
	1.3	Trở kháng đầu vào (Input Impedance)	7
2	Sign	nal Reflection	9
	2.1	Định nghĩa Phản xạ tín hiệu (Signal Reflection)	9
	2.2	Hệ số phản xạ (Reflection Coefficient)	9
		2.2.1 Hệ số phản xạ tại đầu tải	9
		2.2.2 Hệ số phản xạ tại nguồn	9
3	S-Pa	arameters	11
	3.1	Dinh nghĩa S-parameters	11
		3.1.1 S-Parameters trên thang đo decibel (dB)	12
		3.1.2 S-Parameters trong ứng dụng antenna	12
	3.2	S_{11} (Return Loss)	12
	3.3	VSWR	13
4	Imp	pedance Matching	14
	4.1	Định nghĩa Impedance Matching	14
	4.2	Định lý công suất cực đại - Maximum Power Transfer Theorem	14
	4.3	Công thức và mạch Impedance Matching	15
	4.4	Tầm quan trọng của Impedance Matching	16
	4.5	Transformer impedance matching	16
	4.6	Transmission line impedance matching	16
	4.7	Antenna impedance matching	16
	4.8	Impedance matching trong mach RF	16
	4.9	Conjugate Matching	17
	4.10	9	17
	4.11	Matching Networks	17
5	\mathbf{RF}	PCB Design	18
	5.1	RF Principle	18

RF PCB Design



MŲC L	ŲС					I	РC	В	На	rd	wa	re	Εı	ng	in∈	eri	ng
5.2		ai antenna															
	5.2.1	Wire antenna		 													20
	5.2.2	PCB antenna		 													20
	5.2.3	Chip antenna		 													20
5.3	Thông	gố antonna															20

Danh sách hình vẽ

2.1	Transmission line schematic with input, source, and load impedances.	Ĝ
3.1	Frequency plot of absolute values S_{11} scattering parameters equal to the return loss. Notice 0 dB at approximately 2 GHz	11
3.2	Comparison of S_{11} and reflection coefficient at the input to a load component with 1 pF input capacitance	13
4.1	Maximum Power Transfer Theorem Circuit	14
4.2	Impedance Matching Circuit	15
4.3	Smith charts are one of the traditional methods used for developing	
	impedance-matching networks for RF circuits	16
5.1	Typical Short-Range Wireless System	18
5.2	Dipole Antenna Basic	19
5.3	Quarter-Wave Antenna	19
5.4	Return Loss	

Danh sách bảng

5.1	Return I	Loss and	Power	Reflected	from	Antenna	_			_	_		2	20

Parasitic Impedance

1.1 Khái quát về Parasitic Impedance

Parasitic Impedance (trở kháng ký sinh) là trở kháng không mong muốn, bao gồm điện dung, điện cảm và điện trở phát sinh xuất hiện trong các mạch điện tử, đặc biệt là trong các thiết kế mạch in PCB. Trở kháng này không được thiết kế chủ đích mà phát sinh tự nhiên từ các đặc tính vật lý của vật liệu, đường mạch và linh kiện trong quá trình thiết kế và sản xuất.

Ở tần số cao, Parasitic Impedance trở thành yếu tố quan trọng tác động đến hiệu suất hệ thống. Các thành phần ký sinh trong mạch in, linh kiện và kết nối có thể gây suy hao tín hiệu, phản xạ không mong muốn, nhiễu xuyên âm và làm giảm đáng kể hiệu suất tổng thể của mạch RF.

Các thành phần gây ra trở kháng ký sinh bao gồm:

- Parasitic Resistance: Điện trở ký sinh gây suy hao công suất trong đường truyền RF. Chúng xuất hiện trong mạch in, dây dẫn và linh kiện thụ động.
- Parasitic Capacitance: Điện dung ký sinh gây ra các hiện tượng nhiễu xuyên âm (Crosstalk) và phản xạ tín hiệu (Signal reflection). Chúng xuất hiện do mạch in có các đường tín hiệu gần nhau hoặc tồn tại trong các linh kiện điện tử.
- Parasitic Inductance: Điện cảm ký sinh gây ra nhiễu và suy giảm tín hiệu ở tần số cao. Chúng xuất hiện trong các via, kết nối, đường dây dẫn hoặc linh kiện điện tử.

1.2 Các phương pháp giảm thiểu Parasitic Impedance

1.2.1 Tối ưu Thiết Kế PCB

Thiết kế PCB đóng vai trò quan trọng trong việc kiểm soát parasitic impedance. Một số nguyên tắc quan trọng cần tuân thủ gồm:



CHUONG 1. PARASITIC IMPEDANCE

PCB Hardware Engineering

- Giữ đường mạch ngắn và tránh stub: Các đường dẫn tín hiệu càng dài thì ký sinh cảm và điện dung càng lớn, ảnh hưởng đến hiệu suất truyền dẫn. Việc loại bỏ các stub giúp tránh các phản xạ không mong muốn.
- Duy trì trở kháng (Impedance Matching): Đối với hệ thống RF, việc duy trì trở kháng đặc trưng của đường truyền là rất quan trọng để tránh mất mát và phản xạ tín hiệu. Điều này có thể đạt được bằng cách sử dụng cấu trúc microstrip hoặc stripline và tính toán trở kháng đường mạch phù hợp.
- Sử dụng Ground Plane và Vias: Một Ground Plane tốt giúp giảm nhiễu và tạo đường phản hồi (return path) hiệu quả. Việc sử dụng nhiều vias để kết nối các lớp tiếp địa cũng giúp giảm ký sinh cảm và điện trở tiếp đất.

1.2.2 Lựa chọn linh kiện phù hợp

Các linh kiện sử dụng trong thiết kế RF cũng cần được lựa chọn cẩn thận để giảm thiểu parasitic impedance:

- Dùng linh kiện RF có đặc tính tần số cao: Khi làm việc với tần số cao, cần sử dụng các linh kiện có thông số điện cảm ký sinh thấp (Low ESL Equivalent Series Inductance) và điện trở nối tiếp thấp (Low ESR Equivalent Series Resistance) để tránh suy hao tín hiệu.
- Chọn package linh kiện phù hợp: Các linh kiện có kích thước nhỏ hơn thường có parasitic inductance thấp hơn. Do đó, ưu tiên sử dụng package như 0402, 0201 hoặc linh kiện flip-chip thay vì package through-hole hoặc DIP có tự cảm ký sinh cao hơn.

1.2.3 Kiểm Tra và Mô Phỏng

Ngay cả khi đã áp dụng các phương pháp tối ưu, việc kiểm tra và mô phỏng vẫn rất quan trọng để xác minh hiệu quả của thiết kế:

- Sử dụng phần mềm mô phỏng RF: Các phần mềm như ADS (Advanced Design System), HFSS (High-Frequency Structure Simulator) và Ansys giúp phân tích trở kháng, đặc tính truyền dẫn và xác định các vấn đề về parasitic impedance trước khi sản xuất mạch thật.
- Đo kiểm bằng Vector Network Analyzer (VNA): Thiết bị này giúp kiểm tra trở kháng, hệ số phản xạ (S11), độ suy hao chèn (S21) và các thông số quan trọng khác để đánh giá hiệu suất thực tế của mạch RF.

1.3 Trở kháng đầu vào (Input Impedance)

Trở kháng đầu vào (Zin) là trở kháng mà nguồn nhìn thấy khi tín hiệu đi vào đường truyền.

$$Z_{in} = Z_0 \frac{Z_L + Z_0 \tanh(\gamma l)}{Z_0 + j Z_L \tanh(\gamma l)}$$
(1.1)

RF PCB Design



CHƯƠNG 1. PARASITIC IMPEDANCE

PCB Hardware Engineering

 $\bullet \ l$: Chiều dài đường truyền

Signal Reflection

- 2.1 Định nghĩa Phản xạ tín hiệu (Signal Reflection)
- 2.2 Hệ số phản xạ (Reflection Coefficient)



Hình 2.1: Transmission line schematic with input, source, and load impedances.

Hệ số phản xạ $\Gamma[4][3]$ biểu thị **mức độ sóng phản xạ lại** khi đi qua một giao diện có sự **không phù hợp trở kháng**

2.2.1 Hệ số phản xạ tại đầu tải

$$\Gamma_L = \frac{Z_L - Z_0}{Z_L + Z_0}$$

- Z_L : Trở kháng của tải (Load impedance)
- Z_0 : Trở kháng đặc trung của đường truyền
- $|\Gamma|$: Hệ số phản xạ, nằm trong khoảng [0,1], giá trị càng lớn thì phản xạ càng cao

2.2.2 Hệ số phản xạ tại nguồn

Phản xạ tại nguồn khi tín hiệu quay ngược về phía đầu vào của đường truyền:

$$\Gamma_S = \frac{Z_{in} - Z_S}{Z_{in} + Z_S}$$

RF PCB Design



CHUONG 2. SIGNAL REFLECTION


PCB Hardware Engineering

 $\bullet~Z_{in} :$ Trở kháng đầu vào của đường truyền

• Z_S : Trở kháng của nguồn

S-Parameters

S-Parameters là một công cụ có giá trị để tính toán **hệ số phản xạ** (reflection coefficient) và **độ lợi truyền dẫn** (transmission gain) cho các đầu vào và đầu ra của mạng hai cổng. Khái niệm cơ bản này xác định tham số S cho mạng nhiều cổng, tính toán các tham số như return loss, VSWR và insertion loss. Trong bối cảnh này, thuật ngữ tham số S hay tham số **tán xạ** đề cập đến cách dòng điện hoặc điện áp di chuyển bị ảnh hưởng khi chúng gặp sự cố trên đường truyền.



Hình 3.1: Frequency plot of absolute values S_{11} scattering parameters equal to the return loss. Notice 0 dB at approximately 2 GHz.

3.1 Dinh nghĩa S-parameters

Ma trận tham số S cho mạng 2 cổng là thành phần cơ bản để xây dựng các ma trận bậc cao hơn cho các mạng mở rộng hơn. Mối quan hệ giữa sóng đi ra (sóng phản xạ) và sóng tới và ma trận tham số S có thể được biểu thị trong công thức sau và nhân với nhau để có được các phương trình riêng cho b_1 và b_2 . [4]

$$\begin{bmatrix} b_1 \\ b_2 \end{bmatrix} = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix}$$
 (3.1)



CHUONG 3. S-PARAMETERS

PCB Hardware Engineering

• a_i : Sóng tới tại cổng i

• b_i : Sóng phản xạ tại cổng i

• S_{ii} : Hệ số phản xạ tại cổng i

• S_{ij} : Hệ số truyền dẫn từ cổng i đến cổng j

3.1.1 S-Parameters trên thang đo decibel (dB)

 S_{11} biểu thị tổn thất phản hồi của một thiết bị, cho biết lượng công suất đầu vào được cung cấp cho thiết bị phản xạ trở lại cổng đầu vào. Lý tưởng nhất là không nên có công suất phản xạ và 100% công suất phải được cung cấp cho thiết bị.

Khi S_{11} ở mức -10 dB, điều đó có nghĩa là ít nhất 90% công suất đầu vào được truyền hiệu quả đến thiết bị, với ít hơn 10% bị phản xạ.

3.1.2 S-Parameters trong úng dung antenna

Trong ứng dụng antenna, nếu S_{11} là 0 dB, điều đó chỉ ra rằng toàn bộ công suất được phản xạ từ antenna và không bị bức xạ. Ngược lại khi S_{11} là -10 dB, nghĩa rằng nếu 3 dB công suất được đưa vào antenna, thì chỉ có -7 dB bị phản xạ, phần còn lại được bức xạ hoặc hấp thụ dưới dạng tổn thất trong antenna. Antenna được thiết kế để giảm thiểu tổn thất, đảm bảo hầu hết được truyền đến antenna đều được bức xạ.[4]

Ví dụ, xem xét biểu đồ S_{11} trong Hình 3.1^1 , biểu đồ chỉ ra rằng bức xạ tối ưu của antenna xảy ra ở khoảng 2 GHz, tại đó S_{11} đạt -12 dB. Ngược lại, ở 1.2 GHz, antenna hầu như không phát ra bất kỳ công suất nào khi S_{11} tiến gần đến 0 dB, biểu thị rằng hầu như toàn bộ công suất đều bị phản xạ. Hơn nữa, băng thông của antenna có thể được xác định từ biểu đồ này. Nếu băng thông được định nghĩa là dải tần số tại đó S_{11} nhỏ hơn -6 dB, thì băng thông trải dài khoảng 1 GHz, với 2.5 GHz là giới hạn trên và 1.5 GHz là giới hạn dưới của băng tần.

3.2 S_{11} (Return Loss)

Định nghĩa về return loss theo hệ số phản xạ đường truyền.

$$RL = -10 \log \left(\left| \frac{P_{ref}}{P_{fwd}} \right| \right) = -20 \log \left(\left| \frac{V_{ref}}{V_{fwd}} \right| \right) = -20 \log \left(|\Gamma| \right)$$

• P_{ref} : Công suất phản xạ

• P_{fwd} : Công suất tới

• V_{ref} : Điện áp phản xạ

• V_{fwd} : Điện áp tới

 $^{^{1}}$ Biểu đồ này thường được lấy bằng cách sử dụng Vector Network Analyzer (VNA), có thể đo và hiển thị S_{11} .



CHUONG 3. S-PARAMETERS


PCB Hardware Engineering

- Γ: Hệ số phản xạ
- RL: Tổn thất phản hồi (return loss)

 S_{11} được định nghĩa là suy hao phản hồi âm và do đó mang giá trị dB âm.

$$S_{11} = -RL = 20 \log (|\Gamma|)$$

Trở kháng đầu vào và S_{11} (return loss) đều liên quan đến hệ số phản xạ của đường truyền. Các tham số S thực là các hàm phức tạp của tần số và có thể có một tập hợp phức tạp các cộng hưởng/phản cộng hưởng (resonances/antiresonances); ví dụ về đường truyền được kết nối với điện dung tải 1 pF được kết thúc ở 50 Ohm được hiển thi bên dưới.



Hình 3.2: Comparison of S_{11} and reflection coefficient at the input to a load component with 1 pF input capacitance.

Đường truyền hoạt động giống như một khoang cộng hưởng điển hình² và có cấu trúc cộng hưởng khi đường truyền rất ngắn. khi đường truyền dài hơn, tổn thất bắt đầu chiếm ưu thế và cộng hưởng trong phổ S_{11} bắt đầu biến mất.[3]

Khi kéo dài đường truyền ra vô cực, trở kháng đầu vào tại mỗi cổng giảm xuống (Phương trình 1.1). Đối với các đường truyền thực tế hoạt động ở tần số thực tế, cần phải mô tả hành vi tín hiệu theo trở kháng đầu vào và tham số S, đặc biệt là khi đường truyền ngắn.[3]

3.3 VSWR

Tỷ lệ sóng đứng điện áp (Voltage Standing Wave Ratio - VSWR) đo lường mức độ phù hợp của cổng, tương tự như tổn thất phản hồi. Tuy nhiên, VSWR khác biệt ở chỗ nó là một tham số tuyến tính vô hướng, biểu thị tỷ lệ giữa điện áp cực đại và cực tiểu của sóng đứng³. Do đó, VSWR được kết nối trực tiếp với độ lớn của hệ số phản xạ điện áp, đến lượt nó, tương quan với S_{11} cho cổng đầu vào hoặc S_{22} cho cổng đầu ra.

$$VSWR_{IN} = \frac{1 + |S_{11}|}{1 - |S_{11}|}, \quad VSWR_{OUT} = \frac{1 + |S_{22}|}{1 - |S_{22}|}$$
(3.2)

²What is a Cavity Resonator and How is One Used in PCB Design


³Understanding Standing Wave Patterns on Interconnects and Antennas

Impedance Matching

4.1 Dinh nghĩa Impedance Matching

Impedance matching là quá trình mà **trở kháng đầu vào và trở kháng đầu ra** của một tải điện nhất định được thiết kế để **giảm phản xạ tín hiệu** và **tối đa hóa công suất** truyền đến tải điện.[1]

4.2 Định lý công suất cực đại - Maximum Power Transfer Theorem



Hình 4.1: Maximum Power Transfer Theorem Circuit.

Giả sử chúng ta có một hệ thống với nguồn điện áp V có điện trở trong R_i và cấp điện cho tải điện có điện trở R_L . Định lý công suất cực đại sẽ được sử dụng để xác định giá trị điện trở tải R_L , cho phép truyền công suất cực đại từ nguồn đến tải. Công suất cực đại truyền đến tải phụ thuộc vào kích thước của điện trở tải.

Từ mạch trong Hình 4.1, công suất truyền đến điện trở tải:

$$P = I_L^2 R_L = \frac{V^2 R_L}{(R_i + R_L)^2} \tag{4.1}$$

Đối với công suất cực đại, chúng ta phân biệt phương trình trên với điện trở tải R_L



CHUONG 4. IMPEDANCE MATCHING


PCB Hardware Engineering

và coi kết quả bằng không. Chúng ta sẽ có:

$$\frac{dP}{dR_L} = \frac{V^2(R_i + R_L)^2 - 2R_L(R_i + R_L)V^2}{(R_i + R_L)^4} = 0 \Rightarrow R_L = R_i$$
 (4.2)

Lưu ý rằng công suất cực đại chỉ có thể được truyền từ nguồn đến tải khi điện trở trong của nguồn điện áp bằng điện trở của tải. Việc khớp trở kháng đảm bảo rằng điện trở nguồn bằng điện trở tải. Một điều nữa cần lưu ý là điện kháng tải cũng phải bằng giá trị âm của điện kháng nguồn để công suất cực đại được phản xạ ở phía tải điện. Điều này có nghĩa là công suất tải chỉ có thể đạt cực đại khi trở kháng tải bằng liên hợp phức trở kháng nguồn.[1]

4.3 Công thức và mach Impedance Matching



Hình 4.2: Impedance Matching Circuit.

Tính toán độ dẫn Y_{in} cho mạch trên:

$$Z = (R + j\omega L) / \frac{1}{j\omega C}$$
(4.3)

$$Y_{in} = \frac{1}{Z} = j\omega C + \frac{1}{R + j\omega L} \tag{4.4}$$

Sử dụng liên hợp phức và rút gọn phương trình trên:

$$Y = \frac{R}{R^2 + (\omega L)^2} \tag{4.5}$$

$$\omega_0 = \sqrt{\frac{1}{LC}} - \left(\frac{R}{L}\right)^2 \tag{4.6}$$

 \mathring{O} tần số $\omega = 0$, điện trở của Y_{in} phải được đặt thành R':

$$R' = R \left[1 + \left(\frac{\omega_0 L}{R} \right)^2 \right] \tag{4.7}$$

Đặt $\frac{\omega_0 L}{R}$ thành Q-factor:

$$R' = R\left[1 + Q^2\right] \tag{4.8}$$

Từ các phương trình trên, ta có thể dễ dàng giải được bài toán phối hợp trở kháng trong bất kỳ mạch điện nào.[1]



CHUONG 4. IMPEDANCE MATCHING

PCB Hardware Engineering

4.4 Tầm quan trọng của Impedance Matching

Impedance matching cần được đảm bảo trong các thiết kế mạch tần số cao và mạch tốc độ cao. Nếu impedance trên đường tín hiệu bị sai lệch, khả năng cao xung sẽ bị méo và tín hiệu sẽ bị phản xạ.

Mạch điện sẽ hoạt động tốt nhất khi có trở kháng phù hợp, nếu không, cả hệ thống sẽ hoạt động bất thường do hiệu ứng từ phản xạ tín hiệu. Sóng phản xạ sẽ gây ra độ trễ tín hiệu, làm méo pha, hay làm tín hiệu bị nhiễu.

4.5 Transformer impedance matching


4.6 Transmission line impedance matching

Trên một transmission line, nếu đường truyền càng dài, sẽ có trở kháng đặc trưng của đường truyền khác nhau khác ở các khoảng cách khác nhau dọc theo transmission line. Nếu không thực hiện impedance matching, tín hiệu sẽ bị phản xạ và tạo ra sóng dừng.

4.7 Antenna impedance matching

4.8 Impedance matching trong mach RF

không biết cái hình để làm gì nên để tạm[5]



Hình 4.3: Smith charts are one of the traditional methods used for developing impedance-matching networks for RF circuits



CHUONG 4. IMPEDANCE MATCHING

PCB Hardware Engineering

4.9 Conjugate Matching

4.10 Reflectionless Matching

[6]


4.11 Matching Networks

Các matching networks thông thường chỉ sử dụng các **linh kiện lưu trữ năng lượng** thay vì tiêu tán năng lượng. Đặc điểm này xuất phát tự nhiên từ mục đích của matching networks, cụ thể là cho phép truyền **công suất tối đa** từ nguồn đến tải. Nếu matching networks chứa các thành phần tiêu tán năng lượng, nó sẽ tiêu thụ một phần công suất mà chúng ta đang cố gắng cung cấp cho tải. Do đó, matching networks sử dụng **tụ điện** và **cuộn cảm**, chứ không phải điện trở.[2]

Rất khó để thiết kế một matching networks băng thông rộng, do matching networks bao gồm các tụ điện và cuộn cảm. Bởi vì trở kháng của cuộn cảm và tụ điện phụ thuộc vào tần số, do đó việc thay đổi tần số của tín hiệu đi qua matching networks có thể khiến nó kém hiệu quả hơn.

RF PCB Design

5.1 RF Principle




Hình 5.1: Typical Short-Range Wireless System



CHUONG 5. RF PCB DESIGN


PCB Hardware Engineering

Về cơ bản, antenna là một dây dẫn lộ ra ngoài không gian. Nếu một dây dẫn có một tỉ lệ nhất định, hoặc là bội số bước sóng của tín hiệu¹, dây dẫn đó sẽ trở thành một antenna. Đây là điều kiện *cộng hưởng*, vì năng lượng điện cung cấp cho antenna được bức xạ vào không gian.[7]



Hình 5.2: Dipole Antenna Basic

Trong Hình 5.2, dây dẫn có độ dài $\frac{\lambda}{2}$, trong đó λ là bước sóng của tín hiệu điện. Nguồn phát tín hiệu cung cấp cho antenna tại điểm trung tâm bằng một transmission line, gọi là antenna feed. Ở chiều dài này, sóng dừng điện áp và dòng điện hình thành trên toàn bộ chiều dài dây dẫn.



Hình 5.3: Quarter-Wave Antenna

Trong PCB, các mạch antenna có thể đạt được hiệu suất tương tự bằng cách thiết dây dẫn có chiều dài $\frac{\lambda}{4}$ bằng cách cụ thể như Hình 5.3.

¹Harmonic antenna operation



CHUONG 5. RF PCB DESIGN


PCB Hardware Engineering

Bằng cách tạo ra một GND plan ở một khoảng cách nhất định bên dưới dây dẫn, một hình ảnh phản chiếu được tạo ra có cùng độ dài $\frac{\lambda}{4}$, khi kết hợp lại, nó hoạt động giống như một antenna lưỡng cực. Thiết kế antenna này được gọi là **quarter-wave monopole antenna** (antenna đơn cực một phần tư bước sóng). Tín hiệu được truyền trên một đường dẫn single-ended và GND plan hoạt động như một đường hồi tiếp.

5.2 Các loại antenna

- 5.2.1 Wire antenna
- 5.2.2 PCB antenna
- 5.2.3 Chip antenna

5.3 Thông số antenna



Hình 5.4: Return Loss

$\mathbf{S_{11}}$	Return Loss (dB)	$\frac{P_{\text{reflected}}}{P_{\text{incident}}}$ (%)	$rac{\mathrm{P_{radiated}}}{\mathrm{P_{incident}}}$ (%)
-20	20	1%	99%
-10	10	10%	90%
-3	3	50%	50%
-1	1	79%	21%

Bång 5.1: Return Loss and Power Reflected from Antenna

Tài liệu tham khảo

- [1] All About Circuits. Introduction to impedance matching using transmission line elements, 2023.
- [2] All About Circuits. Understanding matching networks, 2024.
- [3] Cadence Blog. How to Use a Transmission Line Reflection Coefficient Correctly. 2021.
- [4] Cadence Blog. S-Parameters and the Reflection Coefficient. 2023.
- [5] Cadence PCB Resources. Impedance matching in rf circuits, 2023.
- [6] Cadence Design Systems. Conjugate matching vs. reflectionless matching in electronic circuits, 2021.
- [7] Infineon Technologies. Antenna Design and RF Layout Guidelines, 2023.