

PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS

THIAGO HENRIQUE GOMES FELICIANO YASMIN TORRES MOREIRA DOS SANTOS


2° LISTA DE EXERCÍCIOS – PREPARAÇÃO PARA A AVALIAÇÃO

ARQUITETURA DE COMPUTADORES I

CLÁUDIO DIAS CAMPOS


EXERCÍCIO 1:

Implemente um contador síncrono módulo 8 (0 a 7) crescente.




EXERCÍCIO 2:


Implemente um contador síncrono módulo 8 (7 a 0) decrescente.



EXERCÍCIO 3:

Implemente um contador UP/DOWN módulo 8, síncrono com entrada de CLEAR, CLOCK borda de subida.







EXERCÍCIO 4:

Implemente os registradores de deslocamento de dados para conversão:

a) Paralelo para Serial.




b) Serial para Paralelo.




EXERCÍCIO 5:


Implemente um contador em Anel de 4 bits.



EXERCÍCIO 6:


Implemente uma Máquina de Estados Finitos que implemente o seguinte diagrama de transição de estados:






EXERCÍCIO 7:


Implemente um gerador de sequência: \rightarrow 0,1,5,2,2,3,7... 0,1,5,2,2,3,7...



EXERCÍCIO 8:

Implemente o circuito:







BELO HORIZONTE 2025

EXERCÍCIO 9:


Implemente uma Máquina de Estados Finitos que controle o circuito anterior de forma a automatizar a soma de um valor A e B apresentados ao Registrador de Entrada de forma sequencial e registre o valor na saída 'S'.



FSM - MOORE



CIRCUITO DE AUTOMATIZAÇÃO DA SOMA DE A e B



EXERCÍCIO 10:

Mostre a implementação interna do Flip-Flop JK abaixo:

