Projet d'électronique III

Alexandre Carlessi Thomas Denoréaz Johan Berdat 13 juin 2013

Table des matières

1	Introduction	1
2	Composants analogiques et échantillonage	1
3	Unités de contrôle et de traitement 3.1 Clock	3 4 5
4	Simulation - interface utilisateur	9
5	Conclusion	12

1 Introduction

L'objectif du projet est de développer un ordinateur de bord pour une voiture. Cela permet d'avoir une vision d'ensemble de la conception d'un système électronique.

L'automobile possède un certains nombre de capteurs (tachymètre, niveau d'essence...) qui relaient leur informations analogique jusqu'à l'unité de traitement. Le signal est échantillonné et stocké en mémoire, pour être analysé par l'unité de contrôle. Cette dernière prend les décisions qui s'imposent (avertissement et régulations) et envoie les informations à l'interface utilisateur.




Fig. 1 – Schema bloc du système

2 Composants analogiques et échantillonage

On peut citer beaucoup grandeurs à mesurer dans une voiture.

- Tachymètres, pour mesurer la vitesse des roues et du moteur.
- Thermomètres, pour mesurer la température extérieure et du moteur.
- Baromètres, pour la pression de l'huile et autres fluides.

Des amplificateurs sont utilisés sur les capteurs pour permettre au signal analogique de parcourir les grandes distances qui les séparent du système central.




Fig. 2 – Schéma bloc du système de mesure

Pour économiser le nombre de composants utilisés, on n'utilise qu'un seul convertisseur analogique-numérique, après un multiplexeur. Un contrôleur s'occupe d'échantillonner successivement les différents capteurs, pour mettre à jour les registres qui leur correspondent.

Ces informations ne requièrent pas une précision élevée. Nous avons donc choisi une fréquence d'échantillonage pour chaque capteur de 10Hz. Ainsi, si nous avons 5 capteurs, le contrôleur aura une fréquence de 50Hz.

Après le multiplexeur, un filtre actif s'occupe de nettoyer le signal. On a opté pour un simple filtre passe-bas, afin de filtrer les fréquences supérieures à 10Hz. Il serait bien sûr possible de cascader ce filtre pour améliorer la qualité (et éventuellement considérer d'autres types de filtres, tel le Sallen-Key de Butterworth d'ordre N).

L'étape suivante consiste à convertir le signal analogique en signal numérique. Pour cela, on a à disposition plusieurs sortes de convertisseurs. Nous avons choisi la famille de convertisseurs A/N à approximations successives, étant adaptés pour un usage général. En effet, ils représentent un bon compromis précision, vitesse, prix.

Le seul désavantage de ce genre de convertisseur est le nombre limité de bits disponibles (8 à 14 bits). Pour corriger ce problème, il est possible de monter ces CAN en cascade, et ainsi augmenter la résolution. Nous estimons que 16 bits sont suffisants pour les grandeurs que nous utilisons.




Fig. 3 – Convertisseur analogique-digital 16-bits

Enfin, ce signal numérique est mémorisé dans des registres, qui pourront être lus par l'unité principale.

3 Unités de contrôle et de traitement




Fig. 4 – Schéma bloc du système

L'unité de contrôle (UC) est reliée à tous les autres composants, et se charge de coordonner les tâches.

Du côté de la mémoire, les différents registres des capteurs sont accessibles en lecture seule. Une mémoire SRAM nous paraît être un bon choix, rapide et robuste. Au vu de la taille minime nécessaire, son coût est acceptable.

À cela s'ajoute une autre mémoire vive qui contient les données nécessaires au système. De nouveau, nous utilisons une SRAM pour conserver les valeurs (compteur kilométrique, par exemple) lorsque le système est sous tension. Et lorsque le système est privé d'alimentation, une copie de la mémoire est sauvegardée sur une mémoire non-volatile, de type Flash. Cette décision est motivée par le nombre limité d'écriture sur les supports Flash. En effet, avec une fréquence d'écriture de 10Hz, la mémoire Flash atteindrait rapidement ses limites de réécriture.




Fig. 5 – SRAM (source Wikipédia)

3.1 Clock

La gestion de l'heure a été faite à l'aide du circuit décrit par le code VHDL suivant, celui-ci retourne un *timestamp* de l'heure actuelle, ce module peut être configuré depuis l'ECU.

```
1
2
        - clock.vhd
3
      --- Project
                    : BA6 - Elec III
4
5
           Authors
6
               (183785) Thomas Denoréaz
7
               (204393) Johan Berdat
               (194875) Alexandre Carlessi
8
9
10
          - Versions :
11
              -2013.03.19 - Initial version
12
13
14
   library ieee;
15
   use ieee.std_logic_1164.all;
16
   use ieee.numeric_std.all;
17
18
   use work.utils.all;
19
20
   entity ecu_clock is
21
      port (
22
        clk
                   : in
                          ubit;
23
                   : in
                          ubit;
        rst
24
25
                          ubit;
        cs
                   : in
26
        load
                   : in
                          ubit;
27
        value
                         udword;
                   : in
28
29
        timestamp : out udword
30
      );
   end entity ecu_clock;
31
32
   architecture RTL of ecu_clock is
33
34
      signal timestamp_intern : udword;
35
   begin
36
      timestamp <= timestamp_intern;</pre>
37
38
      process(clk, rst) is
39
      begin
        if rst = '1' then
40
          timestamp_intern <= (others => '0');
41
42
        elsif rising_edge(clk) then
43
          timestamp_intern <= timestamp_intern + 1;</pre>
44
          if is_set(cs) and is_set(load) then
45
46
            timestamp_intern <= value;
47
          end if;
48
        end if;
49
      end process;
50
   end architecture RTL;
```

Listing 1 – Module de contrôle de l'horloge

3.2 ECU (Electronic Control Unit)

L'idée est de contrôler tous les modules ainsi que les capteurs dans l'unité de contrôle électronique.

Voici le code VHDL permettant de décrire ce circuit, et ainsi de le simuler :

```
1
2
       --- ecu.vhd
3
     - --- Project
                    : BA6 - Elec III
4
     - --- Authors
5
6
              (183785) Thomas Denoréaz
7
              (204393) Johan Berdat
              (194875) Alexandre Carlessi
8
9
    - --- Versions :
10
11
              -2013.03.19 - Initial version
12
              -2013.06.01 - Measure system
13
14
15
   library ieee;
   use ieee.std_logic_1164.all;
16
17
   use ieee.numeric_std.all;
18
19
   use work.utils.all;
20
21
     - Electronic Control Unit
22
   entity ecu is
23
     port (
24
        clk
                   : in
                         ubit;
25
                   : in
                         ubit;
26
27
       -- MMU
28
       mmu_rw
                   : out ubit;
29
       mmu_addr : out ubits (3 downto 0);
30
       mmu_in
                   : in
                         udword;
                   : out udword;
31
       mmu_out
32
33
        -- HCI
34
                   : in
                         ubits (3 downto 0);
       op
35
                   : in
                         ubits (3 downto 0);
        opx
36
37
                   : out udword;
        velocity
                   : out udword;
38
        engine
        distance : out udword;
39
        timestamp : out udword
40
41
42
   end entity ecu;
43
44
   architecture RTL of ecu is
45
     constant CONST_WAIT_TICK : uword := X"0000";
46
      constant ECU_CLOCK : ubits(3 downto 0) := X"0";
47
      constant ECU_CHRONO : ubits (3 downto 0) := X"1";
48
49
50
      constant ADDR_VELOCITY
                               : ubits (3 \text{ downto } 0) := X"0";
51
      constant ADDR_ENGINE
                                : ubits (3 \text{ downto } 0) := X"1";
52
      constant ADDR_TIMESTAMP : ubits (3 downto 0) := X"8";
      constant ADDR_DISTANCE : ubits(3 downto 0) := X"9";
53
```

```
54
 55
       signal clk_ms : ubit;
56
57
       signal clock_cs
                                  : ubit;
 58
       signal clock_timestamp : udword;
59
60
       signal chrono_cs
                             : ubit;
       signal chrono_timestamp : udword;
61
62
       type state_t is (INIT, LOAD, TIMER, FETCH, COMPUTE);
63
64
       signal state : state_t;
65
66
       signal counter : uword;
67
       type sensor_t is (S_FIRST, S_VELOCITY, S_ENGINE, S_LAST);
68
 69
       signal sensor : sensor_t;
 70
 71
       signal int_velocity : udword;
 72
       signal int_engine : udword;
 73
 74
       type measure_t is (M_FIRST, M_TIMESTAMP, M_DISTANCE, M_LAST);
 75
       signal measure : measure_t;
 76
 77
       signal delta_t
 78
       signal mem_timestamp : udword;
 79
       signal mem_distance : udword;
 80
81
82
       clk_ms \ll clk;
83
        - Clock
 84
 85
       ecu_clock_0 : entity work.ecu_clock(RTL)
 86
         port map(
 87
           clk
                       \Rightarrow clk_ms,
 88
            rst
                       \Rightarrow rst,
                       \Rightarrow clock_cs,
 89
           cs
90
           load
                      \Rightarrow \operatorname{opx}(0),
                      \Rightarrow mmu_in,
91
            value
92
           timestamp => clock_timestamp
93
         );
94
       -- Chrono
95
96
       ecu_chrono_0 : entity work.ecu_chrono(RTL)
97
         port map(
98
                        \Rightarrow clk_ms,
           clk
99
            rst
                        \Rightarrow rst,
100
                        => chrono_cs,
            start_stop \Rightarrow opx(0),
101
102
                        \Rightarrow \operatorname{opx}(1),
            clear
103
           timestamp => chrono_timestamp
104
         );
105
       UI : process(clk, rst) is
106
107
       begin
         if rst = '1' then
108
            \operatorname{clock\_cs} \iff 0';
109
110
            chrono_cs \ll '0';
          timestamp \ll (others \implies '0');
111
```

```
112
113
          elsif rising_edge(clk) then
114
            \operatorname{clock\_cs} <= '0';
            chrono_cs \ll '0';
115
116
117
            case op is
              when ECU\_CLOCK \Rightarrow
118
                 c \, l \, o \, c \, k_- \, c \, s \quad <= \ ' \, 1 \, ' \, ; \\
119
120
                 timestamp <= clock_timestamp;
121
122
               when ECU_CHRONO =>
123
                 chrono\_cs \ll '1';
124
                 timestamp <= chrono_timestamp;</pre>
125
126
              when others \Rightarrow null;
127
            end case;
128
129
          end if;
130
       end process UI;
131
132
       velocity <= int_velocity;</pre>
133
       engine <= int_engine;
       distance <= mem_distance;</pre>
134
135
136
       controller : process(clk, rst) is
137
          variable mult : uddword;
138
       begin
139
          if rst = '1' then
            mmu_rw <= '0';
140
            mmu_addr \ll (others \implies '0');
141
            mmu\_out \ll (others \implies '0');
142
143
144
            counter <= (others => '0');
145
146
            int_velocity \ll (others \Rightarrow '0');
147
            int_engine \ll (others \Rightarrow '0');
148
                            <= (others => '0');
149
            delta_t
            mem_timestamp <= (others => '0');
150
151
            mem_distance <= (others => '0');
152
153
            state
                     \leq INIT;
154
            sensor <= S_FIRST;
155
            measure <= M_FIRST;
156
          elsif rising_edge(clk) then
157
158
            mmu_addr \ll (others \implies '0');
            mmu_rw <= '0';
159
160
            counter <= counter + 1;
161
162
163
            case state is
              when INIT =>
164
                 counter \ll (others \implies '0');
165
166
                 {\tt sensor} \ <= \, S\_FIRST \, ;
167
                 measure <= M_FIRST;
168
                 state <= LOAD;
169
```

```
170
             when LOAD =>
171
                case measure is
172
                  when M_FIRST =>
173
                    measure <= MLTIMESTAMP;
174
                    mmu\_addr \le ADDR\_TIMESTAMP;
175
176
                  when M_TIMESTAMP =>
177
                    mem_timestamp <= mmu_in;
178
179
                    measure <= M_DISTANCE;
180
                    mmu\_addr \le ADDR\_DISTANCE;
181
182
                  when MLDISTANCE =>
183
                    mem_distance <= mmu_in;</pre>
184
185
                    measure <= MLAST;
186
187
                  when MLAST =>
188
                    measure <= M_FIRST;
189
                    state <= TIMER;
190
191
                end case;
192
193
             when TIMER =>
194
                if counter > CONST_WAIT_TICK then -- wait a moment
195
                  counter \ll (others \gg '0');
196
                  sensor <= S_FIRST;
197
                  measure <= M_FIRST;
198

< = FETCH;

                  state
199
                end if;
200
201
             when FETCH =>
202
                case sensor is
203
                  when S_FIRST \Rightarrow
204
                    sensor <= S_VELOCITY;
                    mmu\_addr \le ADDR\_VELOCITY;
205
206
                  when S_VELOCITY =>
207
                    int_velocity <= mmu_in;
208
209
                    sensor <= S_ENGINE:
210
                    mmu\_addr \le ADDR\_ENGINE;
211
212
                  when S_ENGINE =>
213
                    int_engine \le mmu_in;
214
215
                    sensor <= S_LAST;
216
                  when S_LAST \Rightarrow
217
218
                    sensor <= S_FIRST;
219
                    state <= COMPUTE;
220
                end case;
221
222
             when COMPUTE =>
223
                case measure is
224
                  when M_FIRST \Rightarrow
225
                    measure <= M_TIMESTAMP;
226
227
                  when M_TIMESTAMP \Rightarrow
```

```
228
                    delta_t <= clock_timestamp - mem_timestamp;</pre>
229
                    mmu\_addr \le ADDR\_TIMESTAMP;
230
                    mmu_rw
                             <= '1';
231
                    mmu_out <= clock_timestamp;
232
233
                    measure <= MLDISTANCE;
234
                 when M_DISTANCE =>
235
236
                                  := delta_t * int_velocity;
237
                    mem_distance <= mem_distance + mult(37 downto 6);
238
                    mmu\_addr \le ADDR\_DISTANCE;
239
                             <= '1';
240
                    mmu_rw
241
                    mmu_out <= mem_distance + mult(37 downto 6);
242
                    measure <= MLLAST;
243
244
                 when M_LAST =>
245
                    measure <= M_FIRST;
246
                          \leq TIMER;
                    state
247
248
               end case;
249
           end case;
250
         end if;
251
      end process controller;
252
    end architecture RTL;
```

Listing 2 – Module de gestion du système (UC)

4 Simulation - interface utilisateur

L'interface utilisateur a été implémenté en utilisant en tâche de fond *ModelSim*, qui permet de simuler du code VHDL. L'idée est d'utiliser directement le vrai code VHDL de notre interface en simulant les entrées/sorties du système de mesure.

Le module d'affichage a été développé en Java, en utilisant le framework $Spring^1$ pour simplifier le travail. Le module de simulation est une coopération entre Java et VHDL. En VHDL la simulation est effectuée, alors qu'en Java le traitement des données est fait.

Pour l'utiliser, il faut appuyer sur l'accélérateur et ainsi voir la voiture avancer, et pour l'arrêter appuyer sur le frein.

^{1.} http://www.springsource.org/



Fig. 6 – The ZysCar

Voici un exemple de listing permettant de contrôler le simulateur.

```
1
         - clock_simulator.vhd
2
3
4
     - --- Project
                   : LabSimulator - Package Library
5
      --- Authors
6
              (183785) Thomas Denoréaz
7
              (204393) Johan Berdat
8
              (194875) Alexandre Carlessi
9
10
         - Versions :
              - 2013.03.19 - Initial version
11
12
13
14
   library ieee;
15
   use ieee.std_logic_1164.all;
   use ieee.std_logic_textio.all;
16
17
   use ieee.numeric_std.all;
18
   use std.textio.all;
19
20
   use work.txt_util.all;
21
   use work.vunit.all;
22
   use work.utils.all;
23
24
   entity ecu_simulator is
25
   end;
26
27
   architecture simulator of ecu_simulator is
28
29
       - --- Simulated circuit -
```

```
30
31
      signal clk
                        : ubit
                                                := '0';
      signal rst : ubit
signal mmu_rw : ubit
32
                                                := '1';
                                                = '0';
33
34
      signal mmu_addr : ubits(3 downto 0) := (others => '0');
      signal mmu_in : udword
35
                                                := (others \Rightarrow '0');
      signal mmu_out : udword
36
                                                := (others \Rightarrow '0');
      signal op
                         : ubits (3 \text{ downto } 0) := (\text{ others } \Rightarrow '0');
37
38
      signal opx
                        : ubits (3 \text{ downto } 0) := (\text{ others } \Rightarrow '0');
39
      signal velocity : udword
                                               := (others \Rightarrow '0');
40
      signal engine : udword
                                               := (others \Rightarrow '0');
      signal distance : udword
                                               = (others \Rightarrow '0');
41
      signal timestamp: udword
                                               = (others \Rightarrow '0');
42
43
      signal sensor\_velocity : udword := (others => '0');
44
      signal sensor\_engine : udword := (others => '0');
45
46
      signal sensor_timestamp : udword := (others ⇒ '0');
47
48

    Simulated value —

      signal sim_accelerate : ubit = '0';
49
      signal sim_brake : ubit := '0';
50
51
52
   begin
53
54
       - --- Simulated circuit ----
55
56
57
     -- Electronic Control Unit
58
59
60
      ecu_inst : entity work.ecu
61
        port map(clk => clk,
                          \Rightarrow rst,
62
                rst
63
                mmu_rw => mmu_rw,
64
                mmu_addr \implies mmu_addr,
65
                mmu_in \implies mmu_in
66
                mmu_out => mmu_out,
67
                           \Rightarrow op,
                op
                           \Rightarrow opx,
68
                opx
69
                velocity => velocity,
70
                engine => engine,
71
                distance => distance,
72
                timestamp => timestamp);
73
74
75
        - — Memory implementation —
76
      mmu_read : process(mmu_addr, sensor_velocity, sensor_engine,
77
         ⇒sensor_timestamp) is
78
79
        case mmu_addr is
80
          when X"0" => mmu_in <= sensor_velocity;
          when X"1"
                     => mmu_in <= sensor_engine;
81
          when X"8" => mmu_in <= sensor_timestamp;
82
83
          when others \Rightarrow mmu_in \Leftarrow (others \Rightarrow '0');
84
        end case;
85
      end process mmu_read;
86
```

```
87
      mmu_write : process(clk, rst) is
88
      begin
        if rst = '1' then
89
          sensor_velocity <= (others => '0');
90
          sensor_engine <= (others => '0');
91
          sensor_timestamp <= (others => '0');
92
93
        elsif rising_edge(clk) then
94
95
          if sim_brake = '1' then
96
             if sensor_velocity > 10 then
97
               sensor_velocity <= sensor_velocity - 5;
98
               sensor_velocity <= (others => '0');
99
100
            end if;
          elsif sim_accelerate = '1' then
101
102
             sensor_velocity <= sensor_velocity + 1;</pre>
103
             sensor_engine <= sensor_engine + ('0' & sensor_velocity(31 downto
104
          end if;
105
          if mmu_rw = '1' then
106
107
             case mmu_addr is
              when X"8" => sensor_timestamp <= mmu_out;
108
109
              when others => null;
110
            end case;
111
          end if;
112
        end if;
113
      end process mmu_write;
114
115
           — Simulator implementation —
116
117
118
      rst \ll '0' after 1 ns;
119
120
      - Print all updated signals
121
122
      process is
123
      begin
        vunit_update(str(timestamp) & "u" & str(mmu_rw) & "u" & str(mmu_addr) &
124
           ➡ "" & str(mmu_out) & "" & str(velocity) & "" & str(engine) & ""
            " & str(distance));
        wait on timestamp, mmu_rw, mmu_addr, mmu_out, velocity, engine,
125
           ⇒distance;
126
      end process;
127
    end simulator;
```

Listing 3 – Testbench de contrôle du Simuateur en VHDL

5 Conclusion

Il est intéressant de voir que même à l'aide d'un simulateur, un tel projet peut être mené à bien. Il ne reste plus qu'à créer des prototypes de tous les circuits afin de tester et vérifier nos hypothèses, si celles-ci se montrent erroné, il sera toujours possible de modifier certains des modules pour recadrer le projet dans la bonne direction.