

OLED 器件电容

从几何电容、C-V / C-f 到负电容机制

↓ 下载 PPT

C_geo

C-V 四段

阻抗谱

负电容

器件诊断

分享提纲

01 器件电容不是像素 Cst

C_{oled} 是有机叠层的动态响应

03 典型 C-V / C-f

V_{bi}、启亮、界面电荷、扩散电容

05 作为诊断工具

陷阱、界面、老化、印刷膜厚

02 几何电容与等效电路

三明治结构、C_p(ω)、小信号测量

04 负电容机制

复合滞后、注入不对称、界面积累、自热

06 对华星产线的启示

IJP OLED、柔性、高 PPI、寿命监控

先把对象说清楚：器件电容 $\neq$ 存储电容

今天不讲

背板 MIM / MIS 存储电容 C_{st} 、GOA 自举电容、In-cell 互容。那些是阵列与电路问题，另做分享。

今天只讲 C_{oled}

器件本身

阴极-有机叠层-阳极构成的动态电容。有机层既是发光介质，也是介电层。

它随偏压和频率变

不是一个固定的平行板电容。注入、积累、复合、陷阱都会改 $C(V, \omega)$ 。

它是探针，不是元件指标

产线不会把「负电容」写进规格书。但 $C-V$ / 阻抗谱能读出界面、陷阱和老化。

OLED 就是一块会发光的电容器

小信号下，未注入时器件近似平行板电容。一旦双极注入，电容就不再由几何单独决定。

垂直 MIM 叠层

阴极 Al / Mg:Ag / LiF	电子注入
ETL 电子传输	$\kappa \approx 3-4$
EML 发光层	复合与陷阱
HTL 空穴传输	$\kappa \approx 3-4$
阳极 ITO / 空穴注入	透明电极

$C_{geo} = \epsilon_0 \epsilon_r A / d$ • 有机总厚约 100–200 nm

几何电容

$C_{geo} = \epsilon_0 \epsilon_r A / d$ 。有机材料 ϵ_r 约 3–4，远低于 $\text{SiN}_x / \text{Al}_2\text{O}_3$ 。厚度 d 是最敏感的工艺量。

测试件 vs 像素

2 mm 测试像素 C_{geo} 在 nF 量级，便于阻抗谱。显示子像素则落到 fF–pF，和 Cst、寄生 C 缠在一起。

多层界面

HTL / EML / ETL 每个异质结都可能积累空间电荷。多层越多，C–V 越容易出现多峰和负电容。

怎么测：阻抗谱把电容从导纳里拆出来

并联电容定义

$C_p(\omega) = \text{Im}[Y(\omega)] / \omega$ 。高频极限回到 C_{geo} ；低频才看得到陷阱、复合和热。

等效电路

最简：串联 R_s + 并联 $R_p C_p$ 。出现负电容时要加串联 R_L 或常相位元件 CPE，描述分布弛豫。

C-V

固定频率扫偏压。看注入阈值、 V_{bi} 、电容峰、跌落和变负电压。频率常用 100 Hz–10 kHz。

C-f / Nyquist / Bode

固定偏压扫频率。Nyquist 低频勾到 $-\text{Im } Z < 0$ 就是感性响应；Bode 相位越过 0° 进入电感区。

瞬态光谱


阶跃电压后的电流若出现过冲 ($di/dt > 0$ 的时段)，低频积分就会给出负的增量电容。

实验纪律

要控温、避自热、对比单极/双极器件。否则电子过程和焦耳热会搅在同一条低频尾巴上。

典型 C-V：四段，不是一条单调曲线

示意曲线（多层小分子 OLED，暗态）。真实器件峰位随阴极功函数、界面偶极和陷阱密度移动。



I 反偏 $C \approx C_{\text{geo}}$

II 第一峰 接近 V_{bi} / 平带

III 第二峰 双极注入，扩散电容

IV 跌落 / NC 复合与滞后， C 可小于 0

红虚线为零电容。示意为教学曲线，不是某颗具体器件的测量。红实线为 $C(V)$ 。

C-V 每一段在说什么

反偏 / 耗尽

$C \approx C_{\text{geo}}$ 。内建场抽空可动电荷。若反偏 C 仍随频率掉，体内有深陷阱在响应。

第一峰 · 接近 V_{bi}

多数报道把第一峰拐点对应启亮或平带。阴极功函数、 Alq_3/Al 偶极可以把表观 V_{bi} 抬高约 1 V。

第二峰 · 扩散电容

电子（或空穴）开始大量注入，过剩载流子贡献扩散电容。 Alq_3 偏 n 型时，第二峰常由电子主导。

跌落 · 复合开始吃电荷

亮度明显起来时，复合把积累电荷清掉， dQ/dV 下降。跌落电压与 1 cd/m^2 启亮常常对齐。

界面电荷


NPB/Alq_3 一类异质结会钉住界面电荷。反偏 C 上升、峰位平移，都是界面电荷在改内建势。

老化指纹

2025 年阻抗工作显示：老化后负界面电荷减少、串联电阻变大。 $C-V$ 峰高和峰位是寿命监控量。

C-f: 高频看几何，低频看慢过程

高正偏（约 4-7 V）下的示意 C-f。低频变负 = 电荷响应跟不上电压调制。



高频 几何电容，偶极跟得上

中频 陷阱与界面开始响应

100 Hz 以下 复合、释放、自热，可变负

横轴对数频率。驱动刷新（60-165 Hz）是大信号，不能把这条小信号 NC 直接写进像素电路。

负电容：增量电容为负，不是介电常数翻号

它看起来像什么

C-V 在高正偏越过零；C-f 在低频掉到负值；Nyquist 低频出现感性勾；Bode 相位 $> 0^\circ$ 。物理上是：电压升高的瞬间，内部电荷来不及按准静态增加，甚至因为复合/释放而减少。

它不是什么

不是铁电负电容

HZO / NC-FET 是极化回滞的 $dP/dE < 0$ 。OLED 的 NC 是载流子动力学，介质仍是普通有机层。

不是电路里的电感元件

等效电路用 L 只是拟合。器件里没有线圈，是复合和热的延迟造成相位超前。

不是设计目标

出现 NC 说明慢过程很强：注入不平衡、陷阱复合、界面水库或自热。用来找问题，不是用来优化开口率。

双极工作下的五种电子机制

机制	主导条件	频率 / 偏压	怎么辨认
Langevin 复合	双极、迁移率尚可	低频、高正偏	亮度起来后 C 急跌；与 np 乘积滞后有关
陷阱辅助 SRH	电子陷阱多	低频, $\tau_r \approx 2/(N_t C_p)$	加陷阱 NC 变强；几乎无陷阱的 LED 无 NC（PRL 2018）
注入不对称	空穴易进、电子难进	接触限制	改阴极/钝化界面，Nyquist 感性勾跟着变
有机-有机界面积累	迁移率差、多层	中低频	界面越多 C-V 越容易多峰并变负
能量无序 / 色散输运	高斯 DOS 宽	宽频带	$\sigma/k_B T \geq 6$ 时模型给出 NC

单极器件里，自热会冒充负电容

时间尺度

电子过程可以到 μs – ms ；热弛豫到 10 ms – s 。极低频 ($<10\text{ Hz}$) 的 NC 要先怀疑焦耳热。

判据

加铜块改善散热，NC 明显减弱 $\rightarrow$ 热贡献。单极器件仍有 NC 且随功耗走 $\rightarrow$ 也是热。

综述的建议

专门设计单极器件，频域和时域一起做，才能把热和电子拆开。只扫一条 C-f 不够。

对产线的提醒

大电流老化夹具、封装前后、玻璃 vs 柔性衬底的热阻不同，NC 强度不能直接横向比。

电容是慢电荷过程的显微镜

读注入势垒

NC 起始电压随阴极功函数移动 (Garcia-Belmonte, PRB 2007)。可估计界面态和偶极。

读陷阱

变温 C-f、光助 C-V。陷阱越多，低频 NC 和电导台阶越明显。PRL 2018 是对照实验模板。

读界面水库

插入薄绝缘或改 HTL/ETL 界面，C-V 峰个数和峰位会变。用来判断哪一层在囤电荷。

读老化

Park et al. 2025：老化后负界面电荷下降、电阻上升。把 C-V 峰高纳入寿命看板，比只看亮度衰减更早。

读膜厚与印刷

$C_{geo} \propto 1/d$ 。IJP 膜厚不均会变成 C_geo 分布，再变成亮度和色偏。大面积扫描 C_geo 是印刷均匀性的电学镜子。

读极化子积累

Adv. Funct. Mater. 2025：自发取向极化 (SOP) 会在界面囤极化子。C-V 能定位这些慢电荷。

和像素驱动的接点：C_oled 会进回路

回路里它干什么

驱动管看到的负载是 OLED 结电容 + 串联电阻 + 发光非线性。PWM / PHM 的脉冲边沿要给 C_oled 充电；低灰阶短脉冲时，充电电流占比变大，表观效率会漂。

高 PPI 时更麻烦

和 Cst、寄生抢频段

子像素 C_oled 只有 fF-pF，和 C_st、C_gs 同量级。阻抗上要分频段看，不能把测到的 C 全算给器件。

负电容不会帮你补偿

低频 NC 发生在 <100 Hz 的小信号。面板刷新 60-165 Hz 的大信号驱动，不能拿 NC 当电路元件用。

直流老化 vs 交流诊断

寿命用直流或脉冲点亮；机理用小信号电容。两套实验要在同一批器件上配对，否则对不上。

对华星产线：同一套电容，三条产品线答案不同

产品	器件电容痛点	建议动作
印刷 OLED（武汉 IJP）	膜厚 → C_geo 不均 → 亮度 Mura	大面积 C_geo mapping 纳入制程监控
柔性 / 折叠 OLED	弯折后界面积累和漏电变	弯折前后对比 C-V 峰位，不要只看亮度
高 PPI 玻璃基 OLED	C_oled 与 Cst / 寄生无法分开	先用大尺寸测试件建谱，再缩到像素
寿命与可靠性	亮度衰减滞后于界面变化	把 C-V 峰高、R_s、低频 NC 起点做成老化指纹
材料迭代（HTL/ETL）	多界面容易囤电荷	每加一层就扫一条 C-V，作为叠层放行条件

推荐精读（8 篇，分享够用）

Kim, Ko, Lee • 2026

J. Flex. Print. Electron. 综述。NC 在 C-V / C-f / Nyquist 中的表现，五种电子机制 + 自热。本次主线。

Niu et al. • PRL 2018

系统改电子陷阱密度。陷阱越多 NC 越强；近无陷阱的 LED 无 NC。陷阱辅助复合的铁证。

Garcia-Belmonte • PRB 2007

PPV OLED 的 C-V。低偏塌缩、阴极功函数决定感性起始电压。用来讲界面态和偶极。

Zhang et al. • Molecules 2020

光助 C/G-V。暗态两峰；光照抬高第一峰并偏离 V_{bi} 。讲空间电荷和界面偶极的好图。

Park et al. • 2025

阻抗看老化界面电荷。负界面电荷下降、电阻上升。最接近产线可靠性语言。

Bisquert 2006 / Guan 2017

界面态注入导致 NC；空间电荷与非同步响应。历史来源，答「谁先看到」时用。

五个值得当场争的问题

01 印刷均匀性

能否用 C_{geo} mapping 替代或补足光学膜厚？套准误差和厚度误差在电容上如何分开？

02 寿命监控

NC 起始电压、C-V 峰高，谁更早于亮度衰减？要不要进可靠性看板？

03 多层界面

C-V 第二峰到底是扩散电容还是某层界面水库？加一层就多一个峰，怎么拆？

04 热还是电子

我们的加速老化夹具热阻多大？单极对照器件谁来做？

05 高 PPI

1700 PPI 像素里，C_{oled}、C_{st}、C_{gs} 在阻抗上怎么分离？测试件谱能缩到子像素吗？

不要争的问题

「能不能用铁电负电容做 OLED 像素」——对象都不是同一种 NC，留给另一次分享。

电容是慢电荷的语言，不是又一个规格数字

几何

未注入时 OLED 就是 C_geo。印刷厚度、开口面积，第一笔账在这里。

负电容

$dQ/dV < 0$ ，来自滞后的复合、注入、界面或热。用来诊断，不要写进驱动电路。

谱

C-V 读注入和界面，C-f 读快慢过程。峰位、跌落、启亮要画在同一张图上。

产线

材料放行扫 C-V，印刷监控 C_geo，可靠性看峰高和 NC 起点。器件组把谱建起来。