

## Projet SI3 - PEP

### Synthèse des instructions ARM à implémenter

Parmi toutes les instructions du jeu ARM v7, vous devrez implémenter les 4 types d'instructions suivants:

- a) Shift, add, sub, mov,
  - 7 instructions
- b) Data Processing,
  - 16 instructions
- c) Load/Store,
  - 2 instructions
- d) Branch
  - 1 instruction

Chaque instruction est codée sur 16 bits dans un format propre à chaque type. Pour différencier les types d'instructions, le jeu d'instructions ARM prévoit un code d'instruction spécifique dans les bits de poids forts :

Code d'instruction		Catégorie A	Catégorie B	Catégorie C	Catégorie D
<b>00 XX XX</b>	Shift, add, sub...	1			
<b>01 00 00</b>	Data processing		1		
<b>01 10 XX</b>	Load/Store			1	
<b>11 01 XX</b>	Branch				1

Chaque catégorie dispose de son propre format de codage que vous retrouverez dans la documentation ARM (ARMv7-M Architecture Reference Manual 2014, chapitre A5, disponible sur jalon).

Quand plusieurs codages sont proposés pour une instruction, vous choisirez le codage T1 (sur 16 bits). On notera cependant deux exceptions pour les instructions LDR et STR où vous choisirez entre le codage T1 ou le codage T2 en justifiant votre choix.

**Table A5-1 16-bit Thumb instruction encoding**

opcode	Instruction or instruction class
00xxx	<i>Shift (immediate), add, subtract, move, and compare</i> on page A5-128
010000	<i>Data processing</i> on page A5-129
010001	<i>Special data instructions and branch and exchange</i> on page A5-130
01001x	Load from Literal Pool, see <i>LDR (literal)</i> on page A7-254
0101xx 011xxx 100xxx	<i>Load/store single data item</i> on page A5-131
10100x	Generate PC-relative address, see <i>ADR</i> on page A7-197
10101x	Generate SP-relative address, see <i>ADD (SP plus immediate)</i> on page A7-193
1011xx	<i>Miscellaneous 16-bit instructions</i> on page A5-132
11000x	Store multiple registers, see <i>STM, STMLA, STMEA</i> on page A7-422
11001x	Load multiple registers, see <i>LDM, LDMLA, LDMFD</i> on page A7-248
1101xx	<i>Conditional branch, and supervisor call</i> on page A5-134
11100x	Unconditional Branch, see <i>B</i> on page A7-207



**Table A5-2 16-bit shift (immediate), add, subtract, move and compare encoding**

opcode	Instruction	See
000xx	Logical Shift Left <sup>a</sup>	<i>LSL (immediate)</i> on page A7-298
001xx	Logical Shift Right	<i>LSR (immediate)</i> on page A7-302
010xx	Arithmetic Shift Right	<i>ASR (immediate)</i> on page A7-203
01100	Add register	<i>ADD (register)</i> on page A7-191
01101	Subtract register	<i>SUB (register)</i> on page A7-450
01110	Add 3-bit immediate	<i>ADD (immediate)</i> on page A7-189
01111	Subtract 3-bit immediate	<i>SUB (immediate)</i> on page A7-448
100xx	Move	<i>MOV (immediate)</i> on page A7-312
101xx	Compare	<i>CMP (immediate)</i> on page A7-229
110xx	Add 8-bit immediate	<i>ADD (immediate)</i> on page A7-189
111xx	Subtract 8-bit immediate	<i>SUB (immediate)</i> on page A7-448


**Table A5-3 16-bit data processing instructions**

opcode	Instruction	See
0000	Bitwise AND	<i>AND (register)</i> on page A7-201
0001	Exclusive OR	<i>EOR (register)</i> on page A7-239
0010	Logical Shift Left	<i>LSL (register)</i> on page A7-300
0011	Logical Shift Right	<i>LSR (register)</i> on page A7-304
0100	Arithmetic Shift Right	<i>ASR (register)</i> on page A7-205
0101	Add with Carry	<i>ADC (register)</i> on page A7-187
0110	Subtract with Carry	<i>SBC (register)</i> on page A7-380
0111	Rotate Right	<i>ROR (register)</i> on page A7-368
1000	Set flags on bitwise AND	<i>TST (register)</i> on page A7-466
1001	Reverse Subtract from 0	<i>RSB (immediate)</i> on page A7-372
1010	Compare Registers	<i>CMP (register)</i> on page A7-231
1011	Compare Negative	<i>CMN (register)</i> on page A7-227
1100	Logical OR	<i>ORR (register)</i> on page A7-336
1101	Multiply Two Registers	<i>MUL</i> on page A7-324
1110	Bit Clear	<i>BIC (register)</i> on page A7-213
1111	Bitwise NOT	<i>MVN (register)</i> on page A7-328

**Table A5-5 16-bit Load/store instructions**

opA	opB	Instruction	See
0101	000		
0101	001		
0101	010		
0101	011		
0101	100		
0101	101		
0101	110		
0101	111		
0110	0xx	Store Register	<i>STR (immediate)</i> on page A7-426
0110	1xx	Load Register	<i>LDR (immediate)</i> on page A7-252
0111	0xx		
0111	1xx		
1000	0xx		
1000	1xx		
1001	0xx		
1001	1xx		

**Table A5-8 Branch and supervisor call instructions**

opcode	Instruction	See
not 111x	Conditional branch	<a href="#">B on page A7-207</a>
1110		
1111		