UNIVERSIDAD DE GUADALAJARA

Centro Universitario de Ciencias Exactas e Ingenierías.



Reporte Fase 1.

Alumno:

Espinoza Sucilla Samuel 214017739 García Guevara Ángel Damián Raúl 220791063 Abraham Magaña Hérnandez 220791217

Profesor:

Jorge Ernesto López Arce Delgado.

Materia:

Seminario de Solución de problemas de Arquitectura de Computadoras.

Introducción

Dentro de este reporte se condensarán los objetivos de la fase 1, el desarrollo de los objetivos de la misma, la investigación previa que se requiere para llevar a cabo los objetivos propuestos, las respectivas conclusiones de la labor hecha y al final su bibliografía.

Elementos y características generales del procesador MIPS (32 bits):

Podemos empezar el reporte definiendo de manera breve pues lo que es el procesador de tipo MIPS como recordatorio. Los procesadores de arquitectura MIPS (*Microprocessor Without Interlocked Pipelines Stages*) son procesadores que implementan una arquitectura de tipo RISC. El diseño de esta arquitectura de procesadores tiene como objetivo la optimización al segmentar las unidades de control y también busca facilitar la generación de código máquina por parte de los compiladores.

Cómo las características principales podemos decir que tiene las siguientes:

- El tamaño de las instrucciones es de 32 bits por instrucción
- Cuenta con tres tipos de instrucciones: R, I, J
- Las instrucciones contienen tres operandos: los dos registros fuente y el registro destino
- Arquitectura tipo RISC
- Bajo consumo energético

Cómo elementos principales podemos decir que tiene:

- ALU
- Unidad de control
- Banco de registros
- Memoria de datos
- Memoria de instrucciones

Objetivos de la fase 1:

- El diseño y la implementación en Verilog de los módulos necesarios dentro del *Data Path* para llevar a cabo operaciones de tipo R en un procesador MIPS.
- Generar una propuesta de algoritmo en ensamblador para revisión y posterior aprobación (bajo los cambios necesarios) del profesor.
- Generar una presentación donde se exponga el trabajo elaborado durante la fase uno del proyecto, exponiendo el correcto funcionamiento del *Data Path* a implementar, la elaboración del reporte en donde se condenso el trabajo hecho.

Desarrollo:

Set de instrucciones:

Instrucción en ensamblador	Op. Code	rs	rt	rd	shamt	funct
ADD	000000	XXXXX	XXXXX	XXXXX	00000	100000
SUB	000000	XXXXX	XXXXX	XXXXX	00000	100010
MUL	000000	XXXXX	XXXXX	XXXXX	00000	011000
AND	000000	XXXXX	XXXXX	XXXXX	00000	100100
OR	000000	XXXXX	XXXXX	XXXXX	00000	100101
SLT	000000	XXXXX	XXXXX	XXXXX	00000	101010
NOP	000000	XXXXX	XXXXX	XXXXX	00000	000000

Módulos:

Top Level:

```
timescale 1ns/1ns

module TopLevel(
input clk

input clk

input clk

// Unidad de Control

wire C_MemToReg,c_MemToWrite,C_RegWrite,C_RegDst,C_Branch,C_MemRead,C_AluSrc,C_shift_out;

wire[2:0]C_AluOp;

// ALU

wire [31:0]C_i_op1,C_i_op2,C_mux_i_op2,C_r_out,C_Rdata,C_mux_out;

wire [3:0]C_AluS;

wire C_Zflag;

// Ciclo Fetch

wire [31:0]C_PC_in,C_PC_out,C_suma_out,C2_suma_out,C_extend_out;

wire C_branch_out;

// Memoria de Instrucciones

wire [31:0]C_InsOut;

wire [4:0]C2_mux_out;
```

Instancias del Top Level:

```
.PC_in(C_PC_in),
       .clk(clk),
       .PC_out(C_PC_out)
       .InsDir(C_PC_out),
       .InsOut(C_InsOut)
       .op(C_InsOut[31:26]),
      .MemToReg(C_MemToReg),
       .MemToWrite(C_MemToWrite),
       .AluOp(C_AluOp),
       .RegWrite(C_RegWrite),
      .RegDst(C_RegDst),
.Branch(C_Branch),
       .MemRead(C_MemRead),
       .AluSrc(C_AluSrc)
.RA1(C_InsOut[25:21]),
.RA2(C_InsOut[20:16]),
       .WriteData(C_mux_out),
       .AW(C2_mux_out),
      .DR1(C_i_op1),
.DR2(C_mux_i_op2)
       .extend_in(C_InsOut[15:0]),
       .extend_out(C_extend_out)
);

> ShiftLeft SL(
       .shift_in(C_extend_out),
       .shift_out(C_shift_out)
```

```
.Aop(C_AluOp),
     .Func(C_InsOut[5:0]),
     .AluS(C_AluS)
     .i_op1(C_i_op1),
.i_op2(C_i_op2),
     .Sel(C_AluS),
     .Zflag(C_Zflag),
     .r_out(C_r_out)
);

Mem Mem(
     .MemWrite(C_MemToWrite),
     .MemRead(C_MemRead),
     .Adress(C_r_out),
     .WriteD(C_mux_i_op2),
     .Rdata(C_Rdata)
);
Sumador4 S1(
     .sum_in1(C_PC_out),
     .suma_out(C_suma_out)
     .sum_in1(C_suma_out),
     .sum_in2(C_shift_out),
     .suma_out(C2_suma_out)
 );
     .branch(C_Branch),
     .zeroflag(C_Zflag),
     .branch_out(C_branch_out)
```

```
.mux_in1(C_mux_i_op2),
.mux_in2(C_extend_out),
.mux_s(C_AluSrc),
           .mux_out(C_i_op2)
      );
97 Mux2_1_32 M2(
           .mux_in1(C_suma_out),
           .mux_in2(C2_suma_out),
           .mux_s(C_branch_out),
           .mux_out(C_PC_in)
102 );
103 v Mux2_1_32 M3(
           .mux_in1(C_Rdata),
           .mux_in2(C_r_out),
           .mux_s(C_MemToReg),
           .mux_out(C_mux_out)
109 Mux2_1_5 M4(
           .mux_in1(C_InsOut[20:16]),
           .mux_in2(C_InsOut[15:11]),
           .mux_s(C_RegDst),
           .mux_out(C2_mux_out)
      endmodule
```

Unidad de control:

```
always @*
begin
    case(op)
      6'b000000:
      begin
        RegDst = 1;
        Branch = 0;
        MemRead = 0;
        MemToReg = ∅;
        AluOp = 001;
        MemToWrite = 0;
        AluSrc = 1;
        RegWrite = 1;
      end
    endcase
end
endmodule
```

Tabla de instrucciones:

Tipo de instrucción :								Regwrit e
R	1	0	0	0	001	0	1	1

ALU:

```
timescale 1ns/1ns
module Alu(
    input [31:0]i_op1,
    input [31:0]i_op2,
input [3:0]Sel,
output reg Zflag,
    output reg [31:0]r_out
always @*
    case(Sel)
      4'b0000:
begin
       r_out = i_op1 & i_op2;
      4'b0001:
begin
       r_out = i_op1 | i_op2;
      4'b0010:
        r_out <= i_op1 + i_op2;
      end
       4'b0110:
      r_out = i_op1 - i_op2;
end
      4'b0111:
        r_out = (i_op1 < i_op2) ? 1:0;
```

```
4'b0011:
      begin
        r_out = i_op1 * i_op2;
      end
      4'b0000:
      begin
        r out = 0;
      end
    endcase
    if (r \text{ out} = 1)
      begin
        Zflag = 1'b0;
     else if (r_out<=0)
        Zflag = 1'b1;
end
endmodule
```

Test Bench ALU:

```
timescale 1ns/1ns
     module tb ALU;
         reg [31:0]op1;
         reg [31:0]op2;
         reg [2:0]sel;
         wire [31:0]rel;
         wire zeroflag;
         ALU duv(op1,op2,sel,rel,zeroflag);
11
12
         initial begin
              #100;op1=32'd10;op2=32'd10;sel=3'b111;
13
             #100; op1=32'd10; op2=32'd10; sel=3'b110;
14
              #100;op1=32'd10;op2=32'd10;sel=3'b100;
15
             #100; op1=32'd10; op2=32'd10; sel=3'b000;
             #100;op1=32'd10;op2=32'd10;sel=3'b011;
17
             #100; op1=32'd10; op2=32'd10; sel=3'b001;
18
19
             #100;op1=32'd10;op2=32'd10;sel=3'b010;
20
              #100;op1=32'd10;op2=32'd10;sel=3'b101;
21
              #100;$stop;
         end
23
     endmodule
```

ALU Control:

```
`timescale 1ns/1ns
     module AluControl(
         input [2:0]Aop,
         input [5:0]Func,
         output reg [3:0]AluS
     );
     always @*
10
     begin
         case(Aop)
11
            3'b001:
12
13
            begin
              case (Func)
14
                  6'b100000:
15
                  begin
17
                    Alus = 4'b0010;
                  end
18
19
                  6'b100010:
                  begin
20
21
                    AluS = 4'b0110;
22
                  end
23
                  6'b100100:
24
                  begin
25
                    Alus = 4'b0000;
                  end
26
27
                  6'b101010:
                  begin
28
29
                    AluS = 4'b0111;
                  end
30
                  6'b100101:
31
32
                  begin
                    AluS = 4'b0001;
34
                  end
                  6'b011000:
35
```

Instrucciones:

Instrucción en ensamblador	Entrada ' <i>sel</i> ', Módulo ALU	Entrada <i>'Func'</i> , Módulo AluControl
AND	0000	100100
OR	0001	100101
ADD	0010	100000
SUB	0110	100010
SLT	0111	101010
MUL	0011	011000
NOP	0000	000000

Banco de registros:

```
`timescale 1ns/1ns
1
     module BancoReg(
          input RegWrite,
         input [4:0]RA1,
         input [4:0]RA2,
         input [31:0]WriteData,
         input [4:0]AW,
         output reg[31:0]DR1,
         output reg[31:0]DR2
10
11
     );
12
     reg [31:0] Reg [0:31];
13
14
15
     initial begin
         $readmemb("TestF1_BReg", Reg);
16
17
     end
18
     always @* begin
19
20
        if (RegWrite == 1)
21
22
         begin
23
            Reg[AW] = WriteData;
24
          end
25
       DR1 <= Reg[RA1];</pre>
27
       DR2 <= Reg[RA2];
28
29
30
     end
31
32
     endmodule
```

Test Bench Banco de Registros:

```
1
      timescale 1ns/1ns
     module tb BR;
         reg [4:0]RA1;
         reg [4:0]RA2;
         reg [31:0]Di;
         reg [4:0]Dir;
         reg Regw;
         wire [31:0]DR1;
         wire [31:0]DR2;
10
11
12
         BR duv(RA1,RA2,Di,Dir,Regw,DR1,DR2);
         initial begin
15
              #10; RA1=5'd0; RA2=5'd15; Di=32'd255; Dir=5'd1; Regw=1'b1;
              #10; RA1=5'd1; RA2=5'd16; Di=32'd356; Dir=5'd2; Regw=1'b1;
17
              #10; RA1=5'd2; RA2=5'd17; Di=32'd646; Dir=5'd3; Regw=1'b1;
              #10; RA1=5'd3; RA2=5'd18; Di=32'd149; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd4; RA2=5'd19; Di=32'd506; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd5; RA2=5'd20; Di=32'd105; Dir=5'd1; Regw=1'b0;
21
              #10; RA1=5'd6; RA2=5'd21; Di=32'd10; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd7; RA2=5'd22; Di=32'd856; Dir=5'd1; Regw=1'b0;
23
              #10; RA1=5'd8; RA2=5'd23; Di=32'd256; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd9; RA2=5'd24; Di=32'd205; Dir=5'd1; Regw=1'b0;
              #10;$stop;
          end
     endmodule
28
```

Datos precargados al Banco de Registros:

1	00000000000000000000110011011101
2	00000000000000000000011101010101
3	00000000000000000000100010101010
4	00000000000000000000011011000110
5	00000000000000000000011010011101
6	00000000000000000000110111001101
7	000000000000000000000001010001010
8	00000000000000000000110110101010
9	00000000000000000000011010111101
10	00000000000000000000110101011100
11	000000000000000000000000101101010
12	00000000000000000000011010001100
13	00000000000000000000111000101110
14	00000000000000000000110100111010
15	000000000000000000000000000000000000000
16	000000000000000000000001010001110
17	000000000000000000000001001101001
18	00000000000000000000100100100100
19	0000000000000000000101010101000
20	00000000000000000000111100010101
21	000000000000000000000000100100111
22	00000000000000000000111000100111
23	00000000000000000000001001100010
24	00000000000000000000001110100101
25	0000000000000000000110010101010
26	00000000000000000000111000101010
27	000000000000000000000000000000000000000
28	00000000000000000000000111010101
29	000000000000000000000000000000000000000
30	0000000000000000000111000110101
31	00000000000000000001111111111111
32	000000000000000000000001010101001

```
`timescale 1ns/1ns
 1
 2
     module Mem(
 3
          input MemWrite,
 4
 5
          input MemRead,
          input [31:0]Adress,
 6
          input [31:0]WriteD,
          output reg[31:0]Rdata
 8
 9
10
      );
11
     reg [31:0] T [0:31];
12
13
     always @* begin
14
          T[Adress] <= WriteD;
15
16
        if (MemWrite == 1)
17
          begin
18
            Rdata <= T[Adress];</pre>
19
          end
20
21
     end
22
23
    endmodule
24
25
```

Memoria de Instrucciones:

Código:

Instrucciones precargadas a la memoria:

```
00000000
    00000001
    11111000
4
    00100000
    00000000
    01100100
    11110000
    00100010
    00000000
    10100110
    11101000
    00100100
    00000000
    11101000
    11100000
    00100101
    00000001
    00101010
    11011000
    00101010
    00000001
    01101011
    11010000
    00100110
    00000001
    10001101
    11001000
    00011010
    00000001
    11001111
    11000000
    00011000
    00000010
    00010001
    10111000
    00010000
```

Multiplexor 5 bits:

```
timescale 1ns/1ns
   v module Mux2_1_5(
         input [4:0]mux_in1,
         input [4:0]mux_in2,
         input mux_s,
         output reg[4:0]mux_out
     );
     always @*
12 v begin
        case(mux s)
           1'b0:
           begin
             mux_out <= mux_in2;</pre>
           1'b1:
           begin
             mux_out <= mux_in1;</pre>
21
           end
         endcase
     end
     endmodule
```

Multiplexor de 32 Bits:

```
timescale 1ns/1ns
1
   v module Mux2_1_32(
         input [31:0]mux_in1,
         input [31:0]mux_in2,
         input mux_s,
         output reg[31:0]mux_out
     );
     always @*
12 ∨ begin
         case(mux_s)
           1'b0:
           begin
             mux_out <= mux_in2;</pre>
           end
           1'b1:
           begin
             mux_out <= mux_in1;</pre>
           end
         endcase
     end
     endmodule
```

Sumador:

Sumador constante:


Sign Extend:

Señal de reloj:


Shift Left:

Branch:


Simulación multiplexor:




Simulación Shift Left:




Simulación Sign Extend:




Simulación Memoria de Instrucciones:



Simulación de la señal de reloj:



Simulación del top level:



Conclusión:

Ángel Damián Raúl García Guevara:

Siguiendo el diseño mostrado en los lineamientos para la fase uno, se implementó cada uno de los módulos dentro del proyecto a lo largo de tres reuniones que se extendieron por 5 días, las minutas de cada reunión están registradas dentro de la Wiki del repositorio con los temas de los cuales se habló durante esas reuniones. Hubo varios inconvenientes a la hora de implementar ciertos módulos y al inicio en la comprensión de cómo funcionaba exactamente el *data path* mostrado, pero a lo largo de las reuniones y con el avance de las clases se respondieron esas dudas. Personalmente considera que la clase respondió bastante bien las dudas que tuvimos a lo largo del desarrollo de la fase 1, algunos aspectos a mejorar por parte mía serán ponerme al corriente con algunos conceptos que sigo sin comprender del todo e involucrarme más dentro del desarrollo de las siguientes fases.

Samuel Espinoza Sucilla

Al principio de del proyecto en mi opinión los tres lo vimos muy grande y de poco tiempo a realizar, ya pasando el tiempo ayude a instanciar y a ver los cables con el compañero de código en llamada para que no se le hiciera tan pesado, aun así tuvimos que checar los códigos por separado después porque aún no estaba bien conectado hasta que hice funcionar algunos elementos del código y el reto aquí está en pasar todas las instrucciones para que funcione el ciclo fetch bien que es lo único que nos faltaría en esta fase de retocar para que quede bien, en cuanto la documentación solo respondí algunas dudas del compañero pero en si no se vio mucho esta parte ya que le dimos más importancia al código y sobre la propuesta para el programa en ensamblador no tenemos algo tan claro pero esperemos la propuesta sea del agrado o que nos propongan una nueva y las diapositivas lo hice lo más sencillo posible para no abarcar mucho tiempo y ser directos con el tema.

Abraham Magaña Hernández

Mi conclusión sobre la clase, bueno, no hay mucho que decir, el profesor es muy bueno siento que he aprendido mucho más en esta clase que es el seminario que en la otra materia relacionada, es muy entretenido, sin embargo como todos he tenido dolores de cabeza a veces con el código, realmente me ha presentado retos, he dado algunas soluciones, el proyecto final es el mejor ejemplo de esto, me toco hacer el código en la fase uno y vaya que ha sido algo que realmente me ha puesto a recurrir a varias personas, dar soluciones revisando horas pero al final se ha logrado superar la mayoria de ellos, por lo cual estoy contento con el trabajo.

Bibliografía:

- Patterson, D. A., & Henessy, J. L. (2014). Computer Organization And Design (5.a ed., Vol. 1) [Libro electrónico]. Horgan Kaufman. <a href="https://doc-00-bg-apps-viewer.googleusercontent.com/viewer/secure/pdf/r6aeht2l0quqe2g96vkq3nuggr576sqk/jt9usvab8i80q50kb86sralemcn8joa6/1622010000000/drive/01214495260069733672/ACFrOgB2E-ncD1gQ3x100pQlaaqyhwbxsREj5k5z8k_W5MowpA2VKMvc_vPRg8CYmps3Tr_vNmzypF0BcKNESqZGe4vCS3pEtg1v8YCDi-hN7hgZd9vrad2UZAKBSv-ky3FSmtC8lHWZwd53fH8P?print=true&nonce=lhh5g91227cis&user=01214495260069733672&hash=9okhdvmof3n4msqlhue29oous7cijejd
- Hernández Cerezo, A., Universidad de Valladolid, & Tejedor García, C. (s. f.).
 Arquitectura MIPS. Arquitectura MIPS. Recuperado 26 de mayo de 2021, de https://www.infor.uva.es/~bastida/OC/TRABAJO1_MIPS.pdf
- MIPS Technologies. (s. f.). The MIPS32® Instruction Set Manua (Revisado ed., Vol. 6) [Libro electrónico]. MIPS Technologies.
 https://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS Vol2.pdf