UNIVERSIDAD DE GUADALAJARA

Centro Universitario de Ciencias Exactas e Ingenierías.



Alumno:

Espinoza Sucilla Samuel 214017739

García Guevara Ángel Damián Raúl 220791063

Abraham Magaña Hérnandez 220791217

Profesor:

Jorge Ernesto López Arce Delgado.

Materia:

Seminario de Solución de problemas de Arquitectura de Computadoras.

Fase 1.

Introducción

Dentro de este reporte se condensarán los objetivos de la fase 1, el desarrollo de los objetivos de la misma, la investigación previa que se requiere para llevar a cabo los objetivos propuestos, las respectivas conclusiones de la labor hecha y al final su bibliografía.

Elementos y características generales del procesador MIPS (32 bits):

Podemos empezar el reporte definiendo de manera breve pues lo que es el procesador de tipo MIPS como recordatorio. Los procesadores de arquitectura MIPS (*Microprocessor Without Interlocked Pipelines Stages*) son procesadores que implementan una arquitectura de tipo RISC. El diseño de esta arquitectura de procesadores tiene como objetivo la optimización al segmentar las unidades de control y también busca facilitar la generación de código máquina por parte de los compiladores.

Cómo las características principales podemos decir que tiene las siguientes:

- El tamaño de las instrucciones es de 32 bits por instrucción
- Cuenta con tres tipos de instrucciones: R, I, J
- Las instrucciones contienen tres operandos: los dos registros fuente y el registro destino
- Arquitectura tipo RISC
- Bajo consumo energético

Cómo elementos principales podemos decir que tiene:

- ALU
- Unidad de control
- Banco de registros
- Memoria de datos
- Memoria de instrucciones

Objetivos de la fase 1:

- El diseño y la implementación en Verilog de los módulos necesarios dentro del *Data Path* para llevar a cabo operaciones de tipo R en un procesador MIPS.
- Generar una propuesta de algoritmo en ensamblador para revisión y posterior aprobación (bajo los cambios necesarios) del profesor.
- Generar una presentación donde se exponga el trabajo elaborado durante la fase uno del proyecto, exponiendo el correcto funcionamiento del *Data Path* a implementar, la elaboración del reporte en donde se condenso el trabajo hecho.

Desarrollo:

Set de instrucciones:

Instrucción en ensamblador	Op. Code	rs	rt	rd	shamt	funct
ADD	000000	XXXXX	XXXXX	XXXXX	00000	100000
SUB	000000	XXXXX	XXXXX	XXXXX	00000	100010
MUL	000000	XXXXX	XXXXX	XXXXX	00000	011000
AND	000000	XXXXX	XXXXX	XXXXX	00000	100100
OR	000000	XXXXX	XXXXX	XXXXX	00000	100101
SLT	000000	XXXXX	XXXXX	XXXXX	00000	101010
NOP	000000	XXXXX	XXXXX	XXXXX	00000	000000

Módulos:

Top Level:

```
timescale 1ns/1ns
     module TopLevel(
         input clk
     );
     wire C_MemToReg,C_MemToWrite,C_RegWrite,C_RegDst,C_Branch,C_MemRead,C_AluSrc,C_shift_out;
     wire[2:0]C AluOp;
    wire [31:0]C_i_op1,C_i_op2,C_mux_i_op2,C_r_out,C_Rdata,C_mux_out;
    wire [3:0]C_AluS;
    wire C_Zflag;
14
    wire [31:0]C PC in, C PC out, C suma out, C2 suma out, C extend out;
16
     wire C branch out;
17
     wire [31:0]C InsOut;
     wire [4:0]C2_mux_out;
```

Instancias del Top Level:

```
.PC_in(C_PC_in),
         .clk(clk),
         .PC_out(C_PC_out)
         .InsDir(C_PC_out),
         .InsOut(C_InsOut)
         .op(C_InsOut[31:26]),
         .MemToReg(C_MemToReg),
         .MemToWrite(C_MemToWrite),
         .AluOp(C_AluOp),
         .RegWrite(C_RegWrite),
         .RegDst(C_RegDst),
         .Branch(C_Branch),
         .MemRead(C_MemRead),
         .AluSrc(C_AluSrc)
41 ∨ BancoReg BR(
         .RegWrite(C_RegWrite),
         .RA1(C_InsOut[25:21]),
.RA2(C_InsOut[20:16]),
         .WriteData(C_mux_out),
         .AW(C2_mux_out),
         .DR1(C_i_{op1}),
         .DR2(C_mux_i_op2)
    );
50 ∨ SignExtend SE(
         .extend_in(C_InsOut[15:0]),
         .extend_out(C_extend_out)
         .shift_in(C_extend_out),
         .shift_out(C_shift_out)
```

```
.Aop(C_AluOp),
      .Func(C_InsOut[5:0]),
      .AluS(C_AluS)
      .i_{op1(C_i_op1)},
      .i_{op2}(C_i_{op2}),
      .Sel(C_AluS),
      .Zflag(C_Zflag),
      .r_out(C_r_out)
);

/ Mem Mem(
      .MemWrite(C_MemToWrite),
      .MemRead(C_MemRead),
      .Adress(C_r_out),
      .WriteD(C_mux_i_op2),
      .Rdata(C_Rdata)
 );
Sumador4 S1(
      .sum_in1(C_PC_out),
      .suma_out(C_suma_out)
      .sum_in1(C_suma_out),
.sum_in2(C_shift_out),
      .suma_out(C2_suma_out)
Branch B1(
      .branch(C_Branch),
      .zeroflag(C_Zflag),
      .branch_out(C_branch_out)
 );
```

```
.mux_in1(C_mux_i_op2),
          .mux_in2(C_extend_out),
          .mux_s(C_AluSrc),
          .mux_out(C_i_op2)
          .mux_in1(C_suma_out),
          .mux_in2(C2_suma_out),
          .mux_s(C_branch_out),
          .mux_out(C_PC_in)

√ Mux2_1_32 M3(
          .mux_in1(C_Rdata),
          .mux_in2(C_r_out),
          .mux_s(C_MemToReg),
          .mux_out(C_mux_out)
.
108    );
109  v Mux2_1_5 M4(
          .mux_in1(C_InsOut[20:16]),
          .mux_in2(C_InsOut[15:11]),
          .mux s(C RegDst),
          .mux_out(C2_mux_out)
     endmodule
```

Unidad de control:

Código:

```
always @*
begin
    case(op)
      6'b000000:
      begin
        RegDst = 1;
        Branch = 0;
        MemRead = 0;
        MemToReg = 0;
        AluOp = 001;
        MemToWrite = 0;
        AluSrc = 1;
        RegWrite = 1;
      end
    endcase
end
endmodule
```

Tabla de instrucciones:

Tipo de instrucción :								Regwrit e
R	1	0	0	0	001	0	1	1

ALU:

```
timescale 1ns/1ns
module Alu(
   input [31:0]i_op1,
    input [31:0]i_op2,
    input [3:0]Sel,
    output reg Zflag,
output reg [31:0]r_out
always @*
begin
    case(Sel)
      4'b0000:
       r_out = i_op1 & i_op2;
      4'b0001:
      r_out = i_op1 | i_op2;
end
      4'b0010:
       r_out <= i_op1 + i_op2;
      4'b0110:
       r_out = i_op1 - i_op2;
      4'b0111:
      begin
       r_out = (i_op1 < i_op2) ? 1:0;
```

```
4'b0011:
      begin
        r_out = i_op1 * i_op2;
      end
      4'b0000:
      begin
        r_out = 0;
      end
    endcase
    if (r_out>=1)
     begin
        Zflag = 1'b0;
     else if (r_out<=0)
        Zflag = 1'b1;
end
endmodule
```

Test Bench ALU:

```
timescale 1ns/1ns
     module tb ALU;
         reg [31:0]op1;
         reg [31:0]op2;
         reg [2:0]sel;
         wire [31:0]rel;
         wire zeroflag;
         ALU duv(op1,op2,sel,rel,zeroflag);
11
         initial begin
             #100;op1=32'd10;op2=32'd10;sel=3'b111;
             #100;op1=32'd10;op2=32'd10;sel=3'b110;
             #100;op1=32'd10;op2=32'd10;sel=3'b100;
             #100;op1=32'd10;op2=32'd10;sel=3'b000;
17
             #100;op1=32'd10;op2=32'd10;sel=3'b011;
             #100;op1=32'd10;op2=32'd10;sel=3'b001;
             #100;op1=32'd10;op2=32'd10;sel=3'b010;
             #100;op1=32'd10;op2=32'd10;sel=3'b101;
21
             #100;$stop;
         end
     endmodule
24
```

ALU Control:

```
`timescale 1ns/1ns
     module AluControl(
         input [2:0]Aop,
         input [5:0]Func,
         output reg [3:0]AluS
     );
     always @*
     begin
         case(Aop)
11
           3'b001:
12
            begin
13
14
              case (Func)
15
                  6'b100000:
                  begin
                    AluS = 4'b0010;
17
                  end
18
                  6'b100010:
19
                  begin
21
                    Alus = 4'b0110;
22
                  end
23
                  6'b100100:
24
                  begin
                    AluS = 4'b0000;
25
                  end
                  6'b101010:
                  begin
                    AluS = 4'b0111;
29
                  end
                  6'b100101:
31
32
                  begin
                    AluS = 4'b0001;
                  end
                  6'b011000:
35
```

Instrucciones:

Instrucción en ensamblador	Entrada ' <i>sel</i> ', Módulo ALU	Entrada ' <i>Func</i> ', Módulo AluControl
AND	0000	100100
OR	0001	100101
ADD	0010	100000
SUB	0110	100010
SLT	0111	101010
MUL	0011	011000
NOP	0000	000000

Banco de registros:

```
`timescale 1ns/1ns
1
     module BancoReg(
         input RegWrite,
         input [4:0]RA1,
         input [4:0]RA2,
         input [31:0]WriteData,
         input [4:0]AW,
         output reg[31:0]DR1,
         output reg[31:0]DR2
10
11
     );
12
     reg [31:0] Reg [0:31];
13
14
15
     initial begin
         $readmemb("TestF1_BReg", Reg);
16
17
     end
18
19
     always @* begin
        if (RegWrite == 1)
21
         begin
22
23
            Reg[AW] = WriteData;
24
         end
25
26
       DR1 <= Reg[RA1];</pre>
27
       DR2 <= Reg[RA2];
28
29
     end
31
32
     endmodule
```

Test Bench Banco de Registros:

```
timescale 1ns/1ns
 1
     module tb BR;
          reg [4:0]RA1;
         reg [4:0]RA2;
         reg [31:0]Di;
         reg [4:0]Dir;
         reg Regw;
         wire [31:0]DR1;
         wire [31:0]DR2;
10
11
12
         BR duv(RA1,RA2,Di,Dir,Regw,DR1,DR2);
          initial begin
15
              #10; RA1=5'd0; RA2=5'd15; Di=32'd255; Dir=5'd1; Regw=1'b1;
              #10; RA1=5'd1; RA2=5'd16; Di=32'd356; Dir=5'd2; Regw=1'b1;
              #10; RA1=5'd2; RA2=5'd17; Di=32'd646; Dir=5'd3; Regw=1'b1;
              #10; RA1=5'd3; RA2=5'd18; Di=32'd149; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd4; RA2=5'd19; Di=32'd506; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd5; RA2=5'd20; Di=32'd105; Dir=5'd1; Regw=1'b0;
20
              #10; RA1=5'd6; RA2=5'd21; Di=32'd10; Dir=5'd1; Regw=1'b0;
21
22
              #10; RA1=5'd7; RA2=5'd22; Di=32'd856; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd8; RA2=5'd23; Di=32'd256; Dir=5'd1; Regw=1'b0;
              #10; RA1=5'd9; RA2=5'd24; Di=32'd205; Dir=5'd1; Regw=1'b0;
              #10;$stop;
          end
     endmodule
28
```

Datos precargados al Banco de Registros:

1	00000000000000000000110011011101
2	00000000000000000000011101010101
3	00000000000000000000100010101010
4	0000000000000000000011011000110
5	00000000000000000000011010011101
6	00000000000000000000110111001101
7	00000000000000000000001010001010
8	00000000000000000000110110101010
9	00000000000000000000011010111101
10	0000000000000000000110101011100
11	000000000000000000000000101101010
12	00000000000000000000011010001100
13	00000000000000000000111000101110
14	00000000000000000000110100111010
15	000000000000000000000000000000000000000
16	00000000000000000000001010001110
17	00000000000000000000001001101001
18	00000000000000000000100100100100
19	0000000000000000000101010101000
20	0000000000000000000111100010101
21	000000000000000000000000100100111
22	0000000000000000000111000100111
23	00000000000000000000001001100010
24	00000000000000000000001110100101
25	0000000000000000000110010101010
26	0000000000000000000111000101010
27	000000000000000000000000000000000000000
28	00000000000000000000000111010101
29	000000000000000000000000000000000000000
30	0000000000000000000111000110101
31	00000000000000000001111111111111
32	000000000000000000000000000000000000000

Memoria de datos:

```
`timescale 1ns/1ns
 1
 2
     module Mem(
 3
          input MemWrite,
 4
 5
          input MemRead,
          input [31:0]Adress,
 6
          input [31:0]WriteD,
          output reg[31:0]Rdata
 8
 9
10
      );
11
     reg [31:0] T [0:31];
12
13
     always @* begin
14
15
          T[Adress] <= WriteD;
16
        if (MemWrite == 1)
17
          begin
18
            Rdata <= T[Adress];</pre>
19
          end
20
21
     end
22
23
    endmodule
24
25
```

Memoria de Instrucciones:

Código:

Instrucciones precargadas a la memoria:

```
00000000
    00000001
    11111000
4
    00100000
    00000000
    01100100
    11110000
    00100010
    00000000
    10100110
    11101000
    00100100
    00000000
    11101000
    11100000
    00100101
    00000001
    00101010
    11011000
    00101010
    00000001
    01101011
    11010000
    00100110
    00000001
    10001101
    11001000
    00011010
    00000001
    11001111
    11000000
    00011000
    00000010
    00010001
    10111000
    00010000
```

Multiplexor 5 bits:

```
timescale 1ns/1ns
3 ∨ module Mux2_1_5(
         input [4:0]mux_in1,
         input [4:0]mux_in2,
         input mux_s,
         output reg[4:0]mux_out
     );
     always @*
12 v begin
13 🗸
         case(mux s)
           1'b0:
           begin
             mux_out <= mux_in2;</pre>
           end
           1'b1:
           begin
20
             mux_out <= mux_in1;</pre>
21
           end
         endcase
     end
24
     endmodule
```

Multiplexor de 32 Bits:

```
timescale 1ns/1ns
1
   v module Mux2_1_32(
          input [31:0]mux_in1,
         input [31:0]mux_in2,
         input mux_s,
         output reg[31:0]mux_out
     );
     always @*
12 ∨ begin
         case(mux_s)
            1'b0:
            begin
              mux_out <= mux_in2;</pre>
            end
           1'b1:
            begin
              mux_out <= mux_in1;</pre>
            end
         endcase
     end
24
     endmodule
```

Sumador:

Sumador constante:

Sign Extend:

Señal de reloj:

Shift Left:


```
1    imescale 1ns/1ns
2
3    wmodule ShiftLeft(
4         input [31:0]shift_in,
5         output [31:0]shift_out
6    );
7
8    assign shift_out=shift_in<<2;
9
10    endmodule</pre>
```

Branch:


Simulación multiplexor:




Simulación Shift Left:




Simulación Sign Extend:




Simulación Memoria de Instrucciones:



Simulación de la señal de reloj:



Simulación del top level:



Conclusión fase 1:

Ángel Damián Raúl García Guevara:

Siguiendo el diseño mostrado en los lineamientos para la fase uno, se implementó cada uno de los módulos dentro del proyecto a lo largo de tres reuniones que se extendieron por 5 días, las minutas de cada reunión están registradas dentro de la Wiki del repositorio con los temas de los cuales se habló durante esas reuniones. Hubo varios inconvenientes a la hora de implementar ciertos módulos y al inicio en la comprensión de cómo funcionaba exactamente el *data path* mostrado, pero a lo largo de las reuniones y con el avance de las clases se respondieron esas dudas. Personalmente considera que la clase respondió bastante bien las dudas que tuvimos a lo largo del desarrollo de la fase 1, algunos aspectos a mejorar por parte mía serán ponerme al corriente con algunos conceptos que sigo sin comprender del todo e involucrarme más dentro del desarrollo de las siguientes fases.

Samuel Espinoza Sucilla

Al principio de del proyecto en mi opinión los tres lo vimos muy grande y de poco tiempo a realizar, ya pasando el tiempo ayude a instanciar y a ver los cables con el compañero de código en llamada para que no se le hiciera tan pesado, aun así tuvimos que checar los códigos por separado después porque aún no estaba bien conectado hasta que hice funcionar algunos elementos del código y el reto aquí está en pasar todas las instrucciones para que funcione el ciclo fetch bien que es lo único que nos faltaría en esta fase de retocar para que quede bien, en cuanto la documentación solo respondí algunas dudas del compañero pero en si no se vio mucho esta parte ya que le dimos más importancia al código y sobre la propuesta para el programa en ensamblador no tenemos algo tan claro pero esperemos la propuesta sea del agrado o que nos propongan una nueva y las diapositivas lo hice lo más sencillo posible para no abarcar mucho tiempo y ser directos con el tema.

Abraham Magaña Hernández

Mi conclusión sobre la clase, bueno, no hay mucho que decir, el profesor es muy bueno siento que he aprendido mucho más en esta clase que es el seminario que en la otra materia relacionada, es muy entretenido, sin embargo como todos he tenido dolores de cabeza a veces con el código, realmente me ha presentado retos, he dado algunas soluciones, el proyecto final es el mejor ejemplo de esto, me toco hacer el código en la fase uno y vaya que ha sido algo que realmente me ha puesto a recurrir a varias personas, dar soluciones revisando horas pero al final se ha logrado superar la mayoria de ellos, por lo cual estoy contento con el trabajo.

Fase 2.

Introducción:

En esta fase se recomienda avanzar desde tres aspectos,

- Código Verilog:

Implementación del "single datapath" de MIPS de 32 bits para ejecutar Instrucciones tipo I . (Debe ejecutar correctamente el archivo de validación adjunto).

- a) Debe Completar la tabla 1 y tabla 2 con los tipos de instrucción que se indiquen (agregar 3 instrucciones tipo R, 3 instrucciones tipo I y 1 instrucción tipo J).
- Reporte: Redacción y descripción del desarrollo de los modulos que tienen el datapath y los elementos nuevos para instrucciones tipo I.
- Programa ensamblador:
- a) Una vez aprobada la propuesta de algoritmo, comenzar a implementar el algoritmo elegido, Comenzar a trabajar con el decodificador de lenguaje ensamblador a código binario, la final debe crear el archivo a cargar en la memoria de instrucciones (extensión .mem o .txt), y en caso de ser necesario también el archivo de inicialización del Banco de Registro.
- Presentación (subirla a Moodle):


Esta debe ser un resumen de los tres puntos anteriores, se debe de mostrar que han investigado de la parte teorica del algoritmo a implementar en ensamblador, que han codificadoen esta fase 2 asi como la validación de el datapath para dicha fase.


Desarrollo:

Se hizo un programa en Python para poder facilitar el hacer las instrucciones dependiendo el tipo que pidamos para el programa en ensamblador:



Se tomó como ejemplo aquí las instrucciones tipo R para poder tener en código maquina el tipo de instrucción:





Estas instrucciones de la unidad de control para lw, sw y beq:

Entrada o salida	Nombre de la señal	Formato R	1w	SW	beq
Entradas	Op5	0	1	1	0
	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	Op0	0	1	1	0
Salidas	RegDst	1	0	Χ	X
	ALUSrc	0	1	1	0
	MemtoReg	0	1	Χ	Х
	RegWrite	1	1	0	0
	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1

Módulos implementados en fase 2:

```
timescale 1ns/1ns
module Ex Mem (
    input clk,
    //Entradas de otros modulos
    input [31:00] Add in,
    input [31:00] ALU_in,
    input [31:00] B2 in,
    input [4:0] Mux in,
    input ZF in,
    //Entradas unidad de control
    input ExMem Branch in,
    input ExMem MemWrite in,
    input ExMem MemRead in,
    input ExMem Regwrite in,
    input ExMem MemToReg in,
    //Salidas de la unidad de control
    output reg ExMem Branch out,
    output reg ExMem MemWrite out,
    output reg ExMem MemRead out,
    output reg ExMem Regwrite out,
    output reg ExMem MemToReg out,
    //Salidas de otros modulos
    output reg [31:00] Add out,
    output reg [31:00] ALU out,
    output reg [31:00] B2 out,
    output reg [4:0] Mux out,
    output reg ZF out
);
initial
begin
  Add out = 0;
  ALU out = 0;
  B2 out = 0;
  Mux out = 0;
  ZF out = \emptyset:
```

```
ExMem Branch out = 0;
40
      ExMem MemWrite out = 0;
      ExMem MemRead out = 0;
      ExMem Regwrite out = 0;
     ExMem MemToReg out = 0;
    always @(posedge clk)
    begin
      Add out = (Add in) ? Add in : 32'b00;
      ALU out = (ALU in) ? ALU in : 32'b00;
      B2 out = (B2 out) ? B2 in : 32'b00;
      Mux out = (Mux in)? Mux in : 5'b00;
      ZF out = (ZF in) ? ZF in : 1'b0;
      ExMem MemRead out = (ExMem MemRead in) ? ExMem MemRead in : 1'b0;
      ExMem Branch out = (ExMem Branch in) ? ExMem Branch in : 1'b0;
      ExMem MemWrite out = (ExMem MemWrite in) ? ExMem MemWrite in : 1'b0;
      ExMem Regwrite out = (ExMem Regwrite in) ? ExMem Regwrite in : 1'b0;
      ExMem MemToReg out = (ExMem MemToReg in) ? ExMem MemToReg in : 1'b0;
    endmodule
```

```
timescale 1ns/1ns
1
   module ID EX (
       //Entrada de la señal de reloj
       input clk,
       input [31:00] Read D1 in,
       input [31:00] Read D2 in,
       input [31:00] Sign Extend in,
       input [31:00] PC adder in,
       input [4:0] Ins 2016 in,
       input [4:0] Ins 1511 in,
       input IDEX MemToReg in,
       input IDEX MemToWrite in,
       input [2:0] IDEX AluOp in,
       input IDEX RegWrite in,
       input IDEX RegDst in,
       input IDEX Branch_in,
       input IDEX MemRead in,
       input IDEX Alusrc in,
       //Salidas de la Unidad de control que van directo hacia módulos
       output reg IDEX Alusrc out,
       output reg [2:0] IDEX AluOp out,
       output reg IDEX RegDst out,
       //Salidas de la unidad de control que van a los demás búfers
       output reg IDEX Branch out,
       output reg IDEX MemRead out,
       output reg IDEX MemToReg out,
       output reg IDEX MemToWrite out,
       output reg IDEX RegWrite out,
       output reg [31:00] Read D1 out,
       output reg [31:00] Read D2 out,
       output reg [31:00] Sign Extend out,
       output reg [31:00] PC adder out,
       output reg [4:0] Ins 2016 out,
       output reg [4:0] Ins 1511 out
   );
```

```
initial
begin
  //Unidad De Control
  IDEX Alusrc out = 1'b0;
  IDEX AluOp out = 3'b0;
  IDEX RegDst out = 1'b0;
  IDEX Branch out = 1'b0;
  IDEX MemRead out = 1'b0;
  IDEX MemToReg out = 1'b0;
  IDEX MemToWrite out = 1'b0;
  IDEX RegWrite out = 1'b0;
  Read D1 out = 32'b0;
  Read D2 out = 32'b0;
  Sign Extend out = 32'b0;
  PC adder out = 32'b0;
  Ins 2016 out = 5'b0;
  Ins 1511 out = 5'b0;
end
always @(posedge clk)
begin
 //Unidad de Control
  IDEX AluOp out = (IDEX AluOp in) ? IDEX AluOp in : 3'b0;
  IDEX Alusrc out = (IDEX Alusrc in) ? IDEX Alusrc in : 1'b0;
  IDEX RegDst out = (IDEX RegDst in) ? IDEX RegDst in : 1'b0;
  IDEX Branch out = (IDEX Branch in) ? IDEX Branch in : 1'b0;
  IDEX MemRead out = (IDEX MemRead in) ? IDEX MemRead in : 1'b0;
  IDEX MemToReg out = (IDEX MemToReg in) ? IDEX MemToReg in : 1'b0;
  IDEX MemToWrite out = (IDEX MemToWrite in) ? IDEX MemToWrite in : 1'b0;
  IDEX RegWrite out = (IDEX RegWrite in) ? IDEX RegWrite in : 1'b0;
  Read D1 out = (Read D1 in) ? Read D1 in : 32'b0;
  Read D2 out = (Read D2 in) ? Read D2 in : 32'b0;
  Sign Extend out = (Sign Extend in) ? Sign Extend in : 32'b0;
  PC adder out = (PC adder in) ? PC adder in : 32'b0;
  Ins 2016 out = (Ins 2016 in) ? Ins 2016 in : 5'b0;
  Ins 1511 out = (Ins 1511 in) ? Ins 1511 in : 5'b0;
```

```
timescale 1ns/1ns
module IF ID (
    input [31:00] PC Adder in,
    input [31:00] Mem_Inst_in,
    input clk,
    output reg [31:00] PC Adder out,
   output reg [31:00] Mem Inst out
);
initial
begin
  PC Adder out = 0;
Mem Inst out = 0;
end
always @(posedge clk)
begin
  PC_Adder_out = (PC_Adder_in) ? PC_Adder_in : 32'b0;
  Mem Inst out = (Mem Inst in) ? Mem Inst in : 32'b0;
end
endmodule
```

```
`timescale 1ns/1ns
1
   se ecuentran aquí vienen todas del bufer "Ex Mem" */
   module Mem WB (
     input clk,
     //Entradas de otros modulos
     input [31:00] ReadData in,
     input [31:00] B3Dir in,
     input [4:0] B3Mux in,
     //Entradas de la Unidad de control
     input MemWB RegWrite in,
     input MemWB MemToReg in,
     //salidas de la unidad de control
     output reg MemWB RegWrite out,
     output reg MemWB MemToReg out,
     //Salidas de otros modulos
     output reg [31:00] ReadData out,
     output reg [31:00] B3Dir out,
     output reg [4:0] B3Mux out
   );
   initial
   begin
       ReadData out = 0;
       B3Dir out = 0;
       B3Mux out = 0;
       MemWB MemToReg out = 0;
       MemWB RegWrite out = 0;
   end
   always @(posedge clk)
   begin
     ReadData out = (ReadData in) ? ReadData in : 32'b0;
     B3Dir out = (B3Dir in) ? B3Dir in : 32'b0;
     B3Mux out = (B3Mux in) ? B3Mux in : 5'b0;
     MemWB RegWrite out = (MemWB RegWrite in) ? MemWB RegWrite in : 1'b0;
     MemWB MemToReg out = (MemWB MemToReg in) ? MemWB MemToReg in : 1'b0;
   end
```

Unidad de Control .- Hicimos cambios en esta para que funcionaran las instrucciones de tipo I:

```
//Addi
6'b001000:
begin
  RegDst = 0;
  Branch = 0;
  MemRead = 0;
  MemToReg = 0;
  AluOp = 3'b000;
  MemToWrite = 0;
  AluSrc = 1;
  RegWrite = 1;
end
//Andi
6'b001100:
begin
  RegDst = 0;
  Branch = 0;
  MemRead = 0;
  MemToReg = 0;
  AluOp = 3'b011;
  MemToWrite = 0;
  AluSrc = 1;
  RegWrite = 1;
end
6'b001101:
begin
  RegDst = 0;
  Branch = 0;
  MemRead = 0;
  MemToReg = 0;
  AluOp = 3'b100;
  MemToWrite = 0;
  AluSrc = 1;
  RegWrite = 1;
end
//slti
6'b001010:
hegin
```

```
6'b001010:
67
          begin
             RegDst = 0;
             Branch = 0;
             MemRead = 0;
            MemToReg = 0;
            AluOp = 3'b010;
            MemToWrite = 0;
            AluSrc = 1;
            RegWrite = 1;
           end
           //Lw
           6'b100011:
          begin
             RegDst = 0;
             Branch = 0;
            MemRead = 1;
            MemToReg = 1;
            AluOp = 3'b000;
            MemToWrite = 0;
             AluSrc = 1;
            RegWrite = 1;
           end
          //Sw
           6'b101011:
          begin
             Branch = 0;
             MemRead = 1;
             AluOp = 3'b000;
             MemToWrite = 1;
            AluSrc = 1;
            RegWrite = 0;
           end
           6'b000100:
          begin
```

```
//Beq
6'b000100:
begin
//RegDst = 1'bx;
Branch = 1;
MemRead = 0;
//MemToReg = 1'bx;
AluOp = 3'b101;
MemToWrite = 0;
AluSrc = 0;
RegWrite = 1;
end
endcase
end
endcase
```

AluControl .- se agregaron en el primer case de la alu control para que agarrara las instrucciones inmediatas:

```
end
        endcase
      end
      3'b000:
      begin
        AluS = 4'b0010;
      end
      3'b010:
      begin
        AluS = 4'b0111;
      end
      //andi
      3'b011:
      begin
        AluS = 4'b0000;
      end
      //ori
      3'b100:
      begin
        AluS = 4'b0001;
      end
      3'b101:
      begin
        AluS = 4'b0110;
      end
      default:
      begin
      end
    endcase
end
endmodule
```


Simulador de buffer::

↓ /IF_ID/dk	1			
II IF_ID/Mem_Inst_in	82	(82		
II → /IF_ID/PC_Adder_in	169	169		
■ /IF_ID/Mem_Inst_out	82	(0	82	
F_4 /IF_ID/PC_Adder_out	169	(0	(169	

Tabla de resultados:

PC_OUT	Rd1	Rd2	ALUR	ZFLAG	C_MUX_OUT	ALU MUX
12	10	8	10	0	10	10
16	18	18	18	0	18	8
20	18	9	0	1	0	10
24	0	0	0	1	0	9
28	0	10	0	1	0	10
32	0	0	0	1	0	10
36	0	11	10	0	10	10

Simulación con la memoria de instrucciones que el profesor nos proporciono:



Conclusión fase 2:

Ángel Damián Raúl García Guevara:

Siguiendo el diseño mostrado en los lineamientos para la fase uno, se implementó cada uno de los módulos dentro del proyecto a lo largo de tres reuniones que se extendieron por 5 días, las minutas de cada reunión están registradas dentro de la Wiki del repositorio con los temas de los cuales se habló durante esas reuniones. Hubo varios inconvenientes a la hora de implementar ciertos módulos y al inicio en la comprensión de cómo funcionaba exactamente el data path mostrado, pero a lo largo de las reuniones y con el avance de las clases se respondieron esas dudas. Personalmente considera que la clase respondió bastante bien las dudas que tuvimos a lo largo del desarrollo de la fase 1, algunos aspectos a mejorar por parte mía serán ponerme al corriente con algunos conceptos que sigo sin comprender del todo e involucrarme más dentro del desarrollo de las siguientes fases.//

Samuel Espinoza Sucilla

Al principio de del proyecto en mi opinión los tres lo vimos muy grande y de poco tiempo a realizar, ya pasando el tiempo ayude a instanciar y a ver los cables con el compañero de código en llamada para que no se le hiciera tan pesado, aun así tuvimos que checar los códigos por separado después porque aún no estaba bien conectado hasta que hice funcionar algunos elementos del código y el reto aquí está en pasar todas las instrucciones para que funcione el ciclo fetch bien que es lo único que nos faltaría en esta fase de retocar para que quede bien, en cuanto la documentación solo respondí algunas dudas del compañero pero en si no se vio mucho esta parte ya que le dimos más importancia al código y sobre la propuesta para el programa en ensamblador no tenemos algo tan claro pero esperemos la propuesta sea del agrado o que nos propongan una nueva y las diapositivas lo hice lo más sencillo posible para no abarcar mucho tiempo y ser directos con el tema.//

Abraham Magaña Hernández

Mi conclusión sobre la clase, bueno, no hay mucho que decir, el profesor es muy bueno siento que he aprendido mucho más en esta clase que es el seminario que en la otra materia relacionada, es muy entretenido, sin embargo como todos he tenido dolores de cabeza a veces con el código, realmente me ha presentado retos, he dado algunas soluciones, el proyecto final es el mejor ejemplo de esto, me toco hacer el código en la fase uno y vaya que ha sido algo que realmente me ha puesto a recurrir a varias personas, dar soluciones revisando horas pero al final se ha logrado superar la mayoria de ellos, por lo cual estoy contento con el trabajo.//

Bibliografía: Patterson, D. A., & Henessy, J. L. (2014). Computer Organization And Design (5.a ed., Vol. 1) [Libro electrónico]. Horgan Kaufman. https://doc-00-bg-appsviewer.googleusercontent.com/viewer/secure/pdf/r6aeht2l0quqe2g96vkq3nuggr576sqk/jt9usvab8i 8oq50kb86sralemcn8joa6/1622010000000/drive/01214495260069733672/ACFrOgB2EncD1gQ3x100pQlaagyhwbxsREj5k5z8k W5MowpA2VKMvc vPRg8CYmps3Tr vNmzypF0BcKN ESqZGe4vCS3pEtg1v8YCDi-hN7hgZd9vrad2UZAKBSvky3FSmtC8IHWZwd53fH8P?print=true&nonce=lhh5g91227cis&user=01214495260069733672&h

ash=9okhdvmof3n4msqlhue29oous7cijejd

- Hernández Cerezo, A., Universidad de Valladolid, & Tejedor García, C. (s. f.).
 Arquitectura MIPS. Arquitectura MIPS. Recuperado 26 de mayo de 2021, de https://www.infor.uva.es/~bastida/OC/TRABAJO1_MIPS.pdf
- MIPS Technologies. (s. f.). The MIPS32® Instruction Set Manua (Revisado ed., Vol. 6) [Libro electrónico]. MIPS Technologies.
 https://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf