Assignment Two Chapter 5 Review Questions 5.3 答: SRAM一般用于Cache 存储器,而DRAM则用于主存价器器 5.4 答,速度,通常SRAM要比DRAM快。 完量: DRAM 汕密度比SRAM高,即每单位面积上有更多位元。 成本: DRAM 的价格比SRAM便宜。 Problems 5.3 (a) 右储局期时间是 60+40=100 ns 数据传输率 = Too brt/ns = 10 Mbps (b) 32 x 10 Mbps = 320 Mbps 5.4 Decoder DE# MREQH A19-0 A22-0 R/W# WE A CE 87 IMBchip IMB IMB IMB IMB DraDo


地址成Ano:传递被访问字与地址。

地址成A22-10: 传递芯片选中信号。

5.8

8192=128个 64×1位的芯片 => 512×16位

位据展 1×16



Chapter 7

Review Questions

7.3

答: I/O模块与主要功约或需求分为控制和灾时、处理器通信、设备通信、数据缓冲、检销。

7.4

塔:

①偏程式工10:在清成工10操作的程序的直接且连续的控制下所发生的工作 ②中断驱动式工10:程序发出工10命令后继续执行,直到被工10硬件中 进厂,通知它 以口操作完成。 ③直接有储器方取(DMA):一个专门的I/O处理器接管I/O操作的控制, 在工口设备与存储器之间直接传送大量数据。 7.5 答: 对于存储器映射式70,存储单元和1/0设备有单一的地址空间。处理器 将习0模块的状态和数据客存器看成存储单元一样对待,使用相同的 机器指令访问有给器和打0设备。在总线上只需要单一二读线和单一二写线。 对于分离式1/0,总线既有存储器与读传和写传,同时也有输入和输出 命令该,命令该指定该世址是该明有价值单元还是以0设备。整个地址范围 对两者都适用。40端口只被被特质的140命全访问,这种命令被激活 在线上的以0命全线。 7-6 答:有4种技术。 ①提供多為中断伐 ②软件轮询 ③菊花气连(硬件轮询,向量) 网总线仲裁(向量) 1.7 答:处理器不保存现场,也不做其他事情,而是弄得一个总线周期。

Problems
7.6
(a) 打印速率为 1/2 = 5 个分符每利了。
(b) 60 ms 扫描一次。
31-35 50 51 51 51 51 51 51 51 51 51 51 51 51 51
7.8
答: 优点:
① 不需要命令伐
3 编让更灵治
长夫庆:
①内布命令比以0命令更长
②偏址逻辑更复杂
DE CONTRE ASSOCIATION OF BUILDING STATES
7-10
(a)每字平中选斤一次,则1利了中进斤 8×1024次
8×1024×100×10-6 ×100 % = 81.92%
二处理器。81.92%与时间用于这个工的设备
(6) 16字节中进行-次,则1和5中进行5127次
512 x (100 + 8 x 15) x 10 6 x 100 % = 11. 264 %
、处理器 11、264% 与时间用于此设备。

/这每个字节的时间·减少6~5.
(C) $512 \times (100 + 8 \times 15 - 6 \times 16) \times 10^{-6} \times 100\% = 6.3488\%$
二处理器 6、3488% 与时间用于此设备.
7.12
9600 / 8 = 1200 Byte/s
即1200 S 传 1个字即DMA每1200 S 秒窃取一次总线图别
取指图期为 1000000 S
二、处理器速度减慢 1000000 ×100% = 0.12%
1200