
# Computer Organization Lab 5 Report


## Group10:0711099 林佑檍 0810749 張君實

### 1. Architecture Diagram

左:



右:



### 2. Detailed description of the implementation:

助教實作的部分不再贅述

- (1) Pipeline\_CPU:就照 diagram 接線
- (2) alu, ALU\_Ctrl, ImmGen, MUX2to1, MUX3to1 就拿 lab4 來用,如果 lab5 有新增指令,就多補。然後 ImmGen 是拿 lab4 來用,已經順便 shift 1 bit 了,所以就算我們有額外寫 Shift\_Left\_1,最後 Shift\_Left\_1 還是沒接到線。
- (3) IF/EXE/MEM/WB register

以 IF register 為所有 register 舉例,當~rst\_i 時,register output 全歸

零,而其餘狀態就 input 進甚麼,output 出甚麼。而 IF register 有兩個例外,第一個就是 flush,當 flush 發生,就要 output nop(bubble)。而第二個是 IF\_ID\_write=0 時,就甚麼都不做,讓 output 跟上個 cycle的 output 一樣。

#### (4) ProgramCounter

當~rst\_i 時,pc\_o=0。如果 PCWrite,就是將 input 的東西 output 出去。如果是 other,那就把上個 cycle 的 output 再 output 一遍。

#### (5) ForwardingUnit

照著講義演算法,如果 memRd/wbRd 和 exeRs1/exeRs2 相符,且 memread/wbread 為 1,memRd/wbRd 不為 0,那就要 output 不同的

SLT 來讓 alu 前的 mux input 進去正確 cycle 的數值。如果 memRd 和 wbRd 和 exeRs1/exeRs2 同時相符,那就 output 對應到 mem input 的 SLT。

#### (6) Hazard\_detection

```
module Hazard_detection(
input [4:0] IFID_regRs,
input [4:0] IFID_regRt,
input [4:0] IDEXE_regRd,
input IDEXE_memRead,
output reg PC_write,
output reg IFID_write,
output reg control_output_select
);

always@(*)begin
   if((IDEXE_memRead == 1'b1) && ((IDEXE_regRd == IFID_regRs)||(IDEXE_regRd == IFID_regRt)))begin
        PC_write <= 1'b0;
        control_output_select <= 1'b0;
    end

else begin
        PC_write <= 1'b1;
        IFID_write <= 1'b1;
        control_output_select <= 1'b1;
        end
end
end
end
end
endmodule</pre>
```

照講義演算法實作 load-use hazard,如果 EXE\_memRead=1 且 (EXErd=IDrs 或 EXErd=IDrt),就會觸發 hazard detection,讓 PC\_write, IFID\_write 和 contorl\_output\_select 為 0,也就是在 exe 產生 nop,exe 以前的 layer 就延遲一個 cycle,exe 以後的 layer 就正常運作。而其他情形就正常運作。

#### (7) branch hazard

可以參考 diagram,我們在 ID/EXE 間額外有裝一個 alu 計算相減後的 zero,並讓(zero&&branch)||Jump 得出 PCSrc,如果 PCSrc 為 1,那就 flush IFID register 並讓 ProgramCounter 跳到 branch 後的位置。

#### (8) branch adder 與 MuxMemToReg

參考 lab4 的做法,而 MuxMemToReg 是 3 元 mux,control 分別為 {jump,MemToReg}。

#### 3. Result:

透過 lab5TestScript.sh,可以得出以下滿分的結果。

```
testcase 1 pass
testcase 2 pass
testcase 3 pass
testcase 4 pass
testcase 5 pass
testcase 6 pass
testcase 7 pass
testcase 8 pass
testcase 9 pass
testcase 10 pass
testcase 11 pass
testcase 12 pass
testcase 13 pass
-----
basic score:100
bonus score:30
total score:130
```

#### 4. Comment:

這次的 lab 沒有完整的 diagram,再加上我不太會 debug,所以寫起來滿痛苦的,不過最後我們這組還是生出來了,快累死了,希望下次助教能放人一馬。