Đề cương môn học MẠCH ĐIỆN TỬ (EE2007)

Đề cương - Mô tả môn học

Số tín chỉ	4 (3.2.7)		MSN	SMH EE2007			
Số tiết	Tổng: 75	LT: 45	TH: 15		TN	: 15 BTL/TL:	
Môn ĐA, TT, LV							·
Tỉ lệ đánh giá	BT: 0%	TN: 20%	KT: 30%	%	BTI	L/TL: 0% Thi: 50%	
Hình thức đánh giá	- Bài tập: bài tập tính toán và bài tập mô phỏng.						
	- Kiểm tra: tự luận, 90 phút.						
	- Thi: tự luận, 120 phút.						
Môn học trước	Vật lý bán dẫn EE1007						
Môn tiên quyết	Giải tích mạch EE1011						
CTĐT ngành	Điện – Điện tử						
Trình độ đào tạo	Đại học						
Cấp độ môn học	3						
Ghi chú khác							

Đề cương - Mô tả môn học

Môn học có ba mục tiêu chính. Mục tiêu thứ nhất là cung cấp cho sinh viên kiến thức tổng quan, và mạch ứng dụng cơ bản sử dụng khuếch đại thuật toán. Mục tiêu thứ hai là trang bị cho sinh viên kiến thức cơ bản về cấu trúc của các linh kiện điện tử cơ bản bao gồm BJT, FET, cũng như cách phân tích và thiết kế mạch ứng dụng sử dụng các linh kiện này. Mục tiêu thứ ba là giúp sinh viên biết cách phân tích mạch khuếch đại công suất âm tần.

Trong môn học này, các linh kiện tích cực cơ bản (BJT, MOSFET) cũng như các ứng dụng của chúng trong mạch khuếch đại sẽ được giới thiệu. Chương đầu tiên trình bày về mô hình, thông số kỹ thuật và ứng dụng của mạch khuếch đại thuật toán (OP-AMP). Chương hai và ba lần lượt thảo luận về đặc tuyến vào-ra, sự phân cực, mô hình tương đương tín hiệu nhỏ tần số thấp và các mạch khuếch đại dùng BJT và FET. Kiến thức trong các chương này sẽ được kết hợp trong chương bốn, cụ thể hóa bằng các mạch ghép Cascade, Cascode, Darlington, vi sai. Ảnh hưởng của các tụ điện bao gồm các tụ ghép, tụ thoát và tụ ký sinh trong mạch khuếch đại sử dụng BJT và FET sẽ được khảo sát trong Chương năm. Chương sáu nêu lên các vấn đề trong thiết kế mạch khuếch đại công suất như giải nhiệt, các mạch khuếch đại kéo đẩy.

Đề cương – Tài liệu học tập

Sách, Giáo trình chính:

- [1] A.S. Sedra, K.C. Smith, "Microelectronics Circuits", 7th edition, Oxford University Press, 2014.
- [2] D.A. Neamen, "Microelectronics Circuit Analysis and Design", 4th edition, 2009.

Sách tham khảo:

- [3] B. Razavi, "Fundamentals of Microelectronics", 2nd edition, 2013
- [4] D.L. Schilling, C. Belove, "Electronic circuits: Discrete and Integrated", Mc Graw-Hill Inc, 1992.
- [5] PGS.TS Lê Tiến Thường, "Mạch Điện tử 1", NXB ĐHQG, 2012.
- [6] PGS.TS Lê Tiến Thường, "Mạch Điện tử 2", NXB ĐHQG, 2012.
- [7] C.Savant, M. Roden, G. Carpenter, "Electronic design circuits and systems", Beniamin/Cummings Publishing Company, 1991.

Đề cương – Nội dung chi tiết

Tuần / Chương	Nội dung	Chuẩn đầu ra chi tiết	Hoạt động dạy và học	Hoạt động đánh giá
1-2	Chương 1: MẠCH KHUẾCH ĐẠI THUẬT TOÁN (OP-AMP) 1.1 Sơ đồ khối. 1.2 Thông số kỹ thuật. 1.3 Mô hình lý tưởng. 1.4 Các mạch ứng dụng của khuếch đại thuật toán.	L.O.2.4 L.O.5.3	 Giảng viên: Trình bày mô hình cơ bản của mạch khuếch đại. Trình bày các mạch ứng dũng sử dụng OpAmp. Sinh viên: Lắng nghe và đặt câu hỏi Về nhà: làm bài tập 	BT/TN Thi tự luận
3-6	Chương 2: MẠCH KHUẾCH ĐẠI DÙNG BJT 2.1 Đặc tuyến vào, ra 2.2 Phân cực và sự ổn định phân cực. 2.3 Giải thích chế độ khuếch đại bằng đồ thị 2.4 Sơ đồ tương đương của BJT. 2.5 Mạch khuếch đại CE. 2.6 Mạch khuếch đại CB. 2.7 Mạch khuếch đại CC.	L.O.1.1 L.O.1.2 L.O.2.1 L.O.2.2 L.O.2.3 L.O.5.1 L.O.5.2 L.O.5.3	 Giảng viên: Trình bày các đặc tuyến vào ra của BJT. Phân tích phân cực DC và ổn định phân cực. Giải thích và phân tích chế độ khuếc đại bằng đồ thị (max-swing). Trình bày sơ đồ tương đương của BJT và phân tích các mạch khuếch đại CE,CB và CC. Sinh viên: giải các ví dụ và đặt câu hỏi Về nhà: Mô phỏng mạch, làm bài tập 	BT/TN/BTL Thi tự luận

Đề cương – Nội dung chi tiết

Tuần /	Nội dung	Chuẩn đầu ra	Hoạt động	Hoạt động
Chương 7,9	Chương 3: MẠCH KHUẾCH ĐẠI DÙNG FET 3.1 Đặc tuyến vào , ra 3.2 Phân cực. 3.3 Sơ đồ tương của FET. 3.4 Mạch khuếch đại CS. 3.5 Mạch khuếch đại CG. 3.6 Mạch khuếch đại CD.	chi tiết L.O.1.1 L.O.1.2 L.O.2.1 L.O.2.2 L.O.2.3	dạy và học Giảng viên: Giải thích đặc tuyến vào ra, phân cực và sơ đồ tương đượng của FET. Phân tích các mạch khuếch đại CS, CG và CD. Sinh viên: giải các ví dụ và đặt câu hỏi. Về nhà: mô phỏng mạch, làm bài tập	đánh giá BT Thi tự luận
10-11	Chương 4: MẠCH KHUẾCH ĐẠI LIÊN TẦNG 4.1 Mạch ghép Cascade. 4.2 Mạch khuếch đại Cascode 4.2 Mạch ghép Darlington. 4.3 Mạch ghép Vi sai.	L.O.2.5 L.O.5.1 L.O.5.3	 Giảng viên: Phân tích các cách ghép cascade khác nhau của mạch khuếch đại sử dụng BJT và FET. Giải thích nguyên lý hoạt động của mạch cascode, darlington và phân tích mạch. Phân tích mạch khuếch đại vi sai, tính toán hệ số CMRR. Sinh viên: giải các ví dụ trên lớp và đặt câu hỏi Về nhà: mô phỏng mạch, làm bài tập 	BT/TN/BTL Thi tự luận

Đề cương – Nội dung chi tiết

Tuần / Chương	Nội dung	Chuẩn đầu ra chi tiết	Hoạt động dạy và học	Hoạt động đánh giá
12-14	Chương 5: ĐÁP ỨNG TẦN SỐ CỦA MẠCH KHUẾCH ĐẠI 2.1 Đáp ứng tần số thấp của mạch khuếch đại. 2.2 Đáp ứng tần số cao của mạch khuếch đại. 2.3. Hiệu ứng Miller trong mạch khuếch đại CE, CS.	L.O.3.1 L.O.3.2 L.O.5.1 L.O.5.3	 Giảng viên: Giải thích khái niệm đáp ứng tần số của mạch khuếch đại Trình bày sơ đồ tương đương tín hiệu bé ở tần số thấp và tần số cao của mạch khuếch đại. Phân tích, tính toán tần số cắt của mạch khuếch đại. Sinh viên: giải các ví dụ trên lớp và đặt câu hỏi Về nhà: mô phỏng mạch, làm bài tập 	BT Thi tự luận
15-16	Chương 6: MẠCH KHUẾCH ĐẠI CÔNG SUẤT 5.1 Các định nghĩa, ứng dụng và kiểu khuếch đại công suất. 5.2 Mạch khuếch đại lớp A 5.3 Mạch khuếch đại lớp B, AB. 5.4 Khuếch đại đẩy-kéo dạng OTL và OCL.	L.O.4.1 L.O.4.2	 Giảng viên: Trình bày bài giảng Trao đổi, thảo luận trên các câu hỏi mở Sinh viên: Lắng nghe và đặt câu hỏi Về nhà: Mô phỏng mạch, làm bài tập 	BT Thi tự luận

Đề cương – Chuẩn đầu ra môn học

STT	Chuẩn đầu ra môn học	CDIO	ABET
L.O.1	Có khả năng tính toán và phân tích phân cực DC các mạch điện tử cơ bản sử dụng transistor BJT và FET cũng như nhận biết được các chế độ hoạt động khác nhau của mạch sử dụng BJT và FET L.O.1.1 – Tính toán phân cực DC cho các mạch điện tử cơ bản sử dụng transistor BJT và FET. L.O.1.2 – Phân tích được chế độ hoạt động của mạch sử dụng BJT (bão hòa, tích cực và tắt) và FET (triode, bão hòa và tắt).	1.1 2.1	a2 (S) e1 (S)
	Có khả năng vẽ sơ đồ tương đương tín hiệu bé các mạch khuếch đại đơn tầng và phân biệt được phạm vi ứng dụng của các cấu hình khuếch đại khác nhau sử dụng BJT (CE, CB, CC) và FET (CS, CG, CD). Giải thích và tính toán các thông số cơ bản của mạch khuếch đại bao gồm độ lợi, tổng trở ngõ vào và tổng trở ngõ ra của mạch khuếch đại đơn tầng và liên tầng.	2.1 4.3	e1-e3 (S) c3 (S)
L.O.2	L.O.2.1 – Vẽ sơ đồ tương đương tín hiệu bé các mạch khuếch đại đơn tầng sử dụng BJT và FET. L.O.2.2 – Phân biệt được phạm vi ứng dụng của các cấu hình khuếch đại khác nhau sử dụng BJT (CE, CB và CC) và FET (CS, CG và CD). L.O.2.3 – Tính toán các thông số cơ bản của mạch khuếch đại đơn tầng và liên tầng bao gồm độ lợi, tổng trở ngõ vào và tổng trở ngõ ra. L.O.2.4 – Phân tích các mạch khuếch đại sử dụng OpAmp. L.O.2.5 – Tính toán các thông số của mạch khuếch đại liên tầng ghép cascade, cascode, Darlingtone và mạch khuếch đại vi sai		

Đề cương – Chuẩn đầu ra môn học

STT	Chuẩn đầu ra môn học	CDIO	ABET
L.O.3	Giải thích được đáp ứng tần số và tính toán được các tần số cắt thấp và tần số cắt cao của của các mạch khuếch đại sử dụng BJT, FET	2.1	e1, e3 (S)
	L.O.3.1 – Giải thích được ảnh hưởng của các tụ điện: tụ ghép, tụ thoát và tụ ký sinh lên đáp ứng tần số của mạch khuếch đại. L.O.3.2 – Tính toán các tần số cắt thấp và tần số cắt cao của các cấu hình mạch khuếch đại khác nhau sử dụng BJT và FET.		
	L.O.3.3 – Vẽ đáp ứng tần số gần đúng của mạch khuếch đại sử dụng BJT và FET.		
L.O.4	Phân biệt được các cấu hình khuếch đại công suất khác nhau (lớp A, lớp B và lớp AB) và tính toán được hiệu suất sử dụng công suất của các cấu hình khuếch đại công suất	2.1	e1, e3 (S)
	L.O.4.1 – Giải thích nguyên lý hoạt động của mạch khuếch đại công suất lớp A, lớp B và lớp AB.		
	L.O.4.2 – Tính toán công suất tiêu thụ trên các linh kiện và hiệu suất chuẩn đổi công suất của mạch khuếch đại công suất lớp A, lớp B, lớp AB.		
L.O.5	Có khả năng thực hiện đo đạc các thông số ở chế độ DC và AC của mạch khuếch đại đơn tầng và liên tầng	1.3, 2.2	b1-b2 (P) k(1), b3 (S)
	L.O.5.1 – Có khả năng sử dụng phần mềm mô phỏng để phân tích chế độ hoạt động DC, tính toán độ lợi và vẽ đáp ứng tần số mạch khuếch đại.		
	L.O.5.2 – Chuẩn bị, lên kế hoạch thí nghiệm để tiến hành đo đạc các thông số của mạch khuếch đại đơn tầng và liên tầng.		
	L.O.5.3 – Sử dụng các máy phát tín hiệu, dao động ký và các thiết bị liên quan để đo đạc các thông số ở chế độ DC và AC của mạch khuếch đại đơn tầng và liên tầng.		

Q&A