```
1 module IRAM(
 2
       input clk,
 3
       input [3:0]write,
 4
       input [63:0] address,
 5
       input [63:0] instr_in,
 6
       output reg [63:0] instr_out
 7
       );
 8
       reg [15:0] MEM [65535:0];
 9
       parameter FETCH = 8'd0;
10
       parameter NOP = 8'd3;
11
       parameter END = 8'd4;
12
       parameter CLR = 8'd5;
13
       parameter LOAD = 8'd8;
14
       parameter LOADM = 8'd14;
       parameter STAC = 8'd18;
15
       parameter INC = 8'd21;
16
17
       parameter INCAC = 8'd27;
       parameter JUMP = 8'd28;
18
19
       parameter MOVE = 8'd34;
20
       parameter ADD = 8'd39;
21
       parameter SUB = 8'd40;
22
       parameter MUL = 8'd41;
23
       parameter AND = 8'd42;
24
       parameter OR = 8'd43;
25
       parameter STORM = 8'd44;
26
       initial begin
27
       MEM[0] = LOAD; //load 0 BASE_A
28
       MEM[1] = 16'd0;
29
30
       MEM[2] = 16'd10;
31
       MEM[3] = LOAD; //load 1 BASE_B
32
       MEM[4] = 16'd1;
33
       MEM[5] = 16'd13;
       MEM[6] = LOAD; //load 2 BASE_C
34
35
       MEM[7] = 16'd2;
36
       MEM[8] = 16'd7;
       MEM[9] = LOAD; //load 3 i_ref
37
38
       MEM[10] = 16'd3;
39
       MEM[11] = 16'd9;
       MEM[12] = LOAD; //load 4 j_ref
40
41
       MEM[13] = 16'd4;
42
       MEM[14] = 16'd12;
43
       MEM[15] = LOAD;
44
       MEM[16] = 16'd31;
45
       MEM[17] = 16'd15;
       MEM[18] = CLR;
46
47
       MEM[19] = 16'd8;
48
       MEM[20] = MOVE;
49
       MEM[21] = 16'd23;
50
       MEM[22] = 16'd14;
51
       MEM[23] = JUMP;
52
       MEM[24] = 16'd2;
53
       MEM[25] = 16'd86;
54
       MEM[26] = JUMP;
```

```
55
        MEM[27] = 16'd6;
 56
        MEM[28] = 16'd70;
 57
        MEM[29] = CLR;
 58
        MEM[30] = 16'd16;
 59
        MEM[31] = CLR;
 60
        MEM[32] = 16'd11;
 61
        MEM[33] = JUMP;
 62
        MEM[34] = 16'd4;
 63
        MEM[35] = 16'd60;
 64
        MEM[36] = LOADM;
 65
        MEM[37] = 16'd21;
        MEM[38] = MOVE;
 66
 67
        MEM[39] = 16'd20;
 68
        MEM[40] = 16'd17;
 69
        MEM[41] = LOADM;
 70
        MEM[42] = 16'd22;
 71
        MEM[43] = MUL;
 72
        MEM[44] = MOVE;
 73
        MEM[45] = 16'd20;
 74
        MEM[46] = 16'd17;
 75
        MEM[47] = MOVE;
 76
        MEM[48] = 16'd16;
 77
        MEM[49] = 16'd20;
 78
        MEM[50] = ADD;
 79
        MEM[51] = MOVE;
 80
        MEM[52] = 16'd20;
 81
        MEM[53] = 16'd16;
 82
        MEM[54] = INC;
 83
        MEM[55] = 16'd1;
 84
        MEM[56] = 16'd11;
        MEM[57] = JUMP;
 85
 86
        MEM[58] = 16'd5;
 87
        MEM[59] = 16'd33;
 88
        MEM[60] = MOVE;
 89
        MEM[61] = 16'd16;
 90
        MEM[62] = 16'd20;
 91
        MEM[63] = STORM;
 92
        MEM[64] = INC;
 93
        MEM[65] = 16'd1;
 94
        MEM[66] = 16'd14;
 95
        MEM[67] = JUMP;
 96
        MEM[68] = 16'd7;
 97
        MEM[69] = 16'd26;
 98
        MEM[70] = INC;
 99
        MEM[71] = 16'd1;
100
        MEM[72] = 16'd8;
101
        MEM[73] = MOVE;
102
        MEM[74] = 16'd15;
103
        MEM[75] = 16'd17;
104
        MEM[76] = MOVE;
105
        MEM[77] = 16'd14;
106
        MEM[78] = 16'd20;
107
        MEM[79] = SUB;
108
        MEM[80] = MOVE;
```

```
109
        MEM[81] = 16'd20;
110
        MEM[82] = 16'd14;
111
        MEM[83] = JUMP;
        MEM[84] = 16'd3;
112
        MEM[85] = 16'd23;
113
114
        MEM[86] = END;
115
116 end
117
        always @(posedge clk)
118
             begin
119
                 if (write[0:0] == 1)
120
                 begin
121
                     MEM[address[15:0]] <= instr_in[15:0];</pre>
122
123
                 if (write[1:1] == 1)
124
                 begin
125
                     MEM[address[31:16]] <= instr_in[31:16];</pre>
126
127
                 if (write[2:2] == 1)
                 begin
128
129
                     MEM[address[47:32]] <= instr_in[47:32];</pre>
130
                 end
131
                 if (write[3:3] == 1)
132
                 begin
                     MEM[address[63:48]] <= instr_in[63:48];</pre>
133
134
                 end
                 instr_out[15:0] <= MEM[address[15:0]];</pre>
135
136
                 instr_out[31:16] <= MEM[address[31:16]];</pre>
137
                 instr_out[47:32] <= MEM[address[47:32]];</pre>
138
                 instr_out[63:48] <= MEM[address[63:48]];</pre>
             end
139
140 endmodule
```