

# Sistemas Digitais EEL 480

## Introdução à Linguagem VHDL

Luís Henrique M. K. Costa

luish@gta.ufrj.br

UFRJ – DEL/Poli e PEE/COPPE P.O. Box 68504 - CEP 21941-972 - Rio de Janeiro - RJ Brasil - http://www.gta.ufrj.br

# Introdução

#### VHDL

- VHSIC (Very High Speed Integrated Circuits) Hardware Description Language
- Desenvolvida pelo Departmento de Defesa americano
  - VHDL 87, 93, 2002, 2008 (IEEE 1076-2008)

#### Objetivos

- Descrição por software do projeto (design) de um sistema digital
- Simulação
- Síntese

# Observações Iniciais

- A linguagem não é case-sensitive
  - mas freqüentemente são usadas maiúsculas para as palavras reservadas

- Comentários
  - Iniciados por "- -"
  - > Terminados pelo fim de linha

## Comandos Básicos

- Atribuição de sinal
  - ➤ A <= B;</p>
- Comparação
  - > "=", ">", "<", etc.
- Operações Booleanas
  - > AND, OR, NOT, XOR
- Declarações Sequenciais
  - > CASE, IF, FOR
- Declarações Concorrentes
  - > WHEN-ELSE

## Elementos Básicos de um Modelo VHDL

- Declaração ENTITY
  - Descreve a interface do modelo: entradas e saídas
- Corpo ARCHITECTURE
  - Descreve o comportamento do modelo
    - Podem existir várias ARCHITECTURE para uma mesma ENTITY

## Objetos de Manipulação de Valores

#### CONSTANT

Definição de valores constantes

#### SIGNAL

Passagem de valores de dentro para fora, ou entre unidades internas do circuito (~fios)

#### VARIABLE

- Armazenamento de valores na parte sequencial do circuito
  - Válida apenas dentro de um process

# Exemplos de Constantes

CONSTANT dez: INTEGER := 10;

#### O GENERIC

- similar a CONSTANT
- > definido na entidade, constante para a arquitetura
- pode ser mapeado para outro valor, quando importado como componente

### **ENTITY** exemplo is

```
generic (N: integer := 4);
port(
    ...
)
```

# Exemplo – Contador de 4 bits

```
ENTITY counter_4 IS PORT(
    clk, reset, load_counter: IN BIT;
    data: IN BIT_VECTOR( 3 DOWNTO 0 );
    count_zero: OUT BIT;
    count: BUFFER BIT_VECTOR( 3 DOWNTO 0 )
    );
END counter 4;
```

 Cada sinal possui um modo (IN, OUT, BUFFER) e um tipo (BIT, BIT\_VECTOR)

## Modos do Sinal PORT

- IN: dados fluem para dentro da Entidade, que não pode escrever estes sinais
  - Ex. Clock, entradas de controle, entradas unidirecionais de dados
- OUT: dados fluem para fora da Entidade, que não pode ler estes sinais
  - O modo OUT é usado quando a Entidade nunca lê estes dados
- BUFFER: dados fluem para fora da Entidade, que pode ler estes sinais, permitindo realimentação interna
  - No entanto, o BUFFER não pode ser usado para entrada de dados
- INOUT: dados podem fluir para dentro ou para fora da Entidade
  - Só deve ser usado se necessário
    - Ex. Barramento de dados bidirecional
  - Design menos compreensível

# Tipos do VHDL

#### • BIT, BIT\_VECTOR

- Valores: "0" ou "1"
- Atribuição de valor: bit\_signal <= '0';</p>
- Nativos da linguagem VHDL, não precisam de declaração de biblioteca

### STD\_LOGIC, STD\_LOGIC\_VECTOR

- Valores: "0", "1", "-" (don't care), "Z" (alta impedância), "X" (indeterminado)
- > Biblioteca ieee
- Declarações necessárias
  - LIBRARY
  - USE

# Tipos do VHDL

#### • INTEGER

- $\rightarrow$  Valores:  $(2^{31} 1)$  até  $2^{31} 1$
- Atribuição de valor: integer\_signal <= 19;</p>

#### NATURAL

- ➤ Valores: 0 até 2<sup>31</sup> 1
- Atribuição de valor: natural\_signal <= 19;</p>

#### O CHARACTER

- Valores: caracteres ISO 8859-1
- Atribuição de valor: char\_signal <= 'a';</p>

## Vetores

#### Declaração

```
bit_vector_signal : BIT_VECTOR( maximum_index DOWNTO 0 );
bit_vector_hum, bit_vector_dois : BIT_VECTOR( 3 DOWNTO 0 );
bit_sozinho : BIT;
```

#### Atribuição

- bit\_vector\_hum(0) <= '1';</pre>
- bit\_vector\_hum <= bit\_vector\_dois;</pre>
- bit\_vector\_hum(0) <= bit\_sozinho;</pre>
- bit\_vector\_hum(0) <= bit\_vector\_dois(3);</pre>
- bit\_vector\_hum <= "0001";</pre>

# Exemplo de Entidade: Contador de 4 bits

- Evitar misturar BIT com STD\_LOGIC
  - Existem funções de conversão mas o código se torna mais complexo

# Exemplo Completo: Maioria de 3

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY majconc IS
       PORT (A, B, C: IN std_logic;
                      Y: OUT std logic
END majconc;
ARCHITECTURE arg majconc OF majconc IS
BEGIN
       Y \le (A \text{ and } B) \text{ or } (A \text{ and } C) \text{ or } (B \text{ and } C);
END arq_majconc;
```

# Exemplo: Full-Adder

```
ENTITY full_adder IS

PORT ( a, b, carry_in : IN BIT;

sum, carry_out: OUT BIT

);
END full_adder;
```

- O Descrição de fluxo de dados (dataflow) ou concorrente
  - > Atribuições ocorrem simultaneamente
    - Geralmente descrevem o fluxo de dados no sistema

```
ARCHITECTURE dataflow OF full_adder IS

SIGNAL x1, x2, x3, x4, y1 : BIT;

BEGIN

x1 <= a AND b;

x2 <= a AND carry_in;

x3 <= b AND carry_in;

x4 <= x1 OR x2;

carry_out <= x3 OR x4;

y1 <= a XOR b;

sum <= y1 XOR carry_in;

END dataflow;
```

 Pode-se eventualmente eliminar os sinais internos adicionais...

```
ARCHITECTURE dataflow OF full_adder IS

BEGIN

carry_out <= ( a AND b ) OR ( a AND carry_in ) OR ( b AND carry_in );

sum <= a XOR b XOR carry_in;

END dataflow;
```

Pode-se usar comandos condicionais...

- Descrição Estrutural
  - As atribuições de sinais são feitas através do mapeamento de entradas e saídas de componentes

```
ENTITY full_adder IS PORT (
    a, b, carry_in : IN BIT;
    sum, carry_out : OUT BIT
    );
END full_adder;
```

```
ARCHITECTURE structural OF full adder IS
        SIGNAL x1, x2, x3, x4, y1 : BIT;
        COMPONENT and gate PORT (
                 a, b: IN BIT;
                 a_and b : OUT BIT
        END COMPONENT and gate;
        COMPONENT or gate PORT (
                 a.b: IN BIT:
                 a or b : OUT BIT
        END COMPONENT or gate:
        COMPONENT xor_gate PORT (
                 a, b : IN BIT:
                 a xor b: OUT BIT
        END COMPONENT xor gate;
        BEGIN
                 and0: and gate PORT MAP(a, b, x1);
                 and1: and gate PORT MAP(a, carry in, x2);
                 and2: and gate PORT MAP(b, carry in, x3);
                 or0: or_gate PORT MAP( x1, x2, x4 );
                 or1: or_gate PORT MAP( x3, x4, carry_out );
                 xor0: xor gate PORT MAP(a, b, y1);
                 xor1: xor gate PORT MAP( y1, carry in, sum );
END structural:
```

- Descrição Comportamental
  - Usada na descrição de sistemas seqüenciais
- Elemento fundamental: PROCESS
  - > label (opcional), a palavra PROCESS, e uma lista de sensibilidade

```
process_name: PROCESS( sensitivity_list_signal_1, ... )
BEGIN
-- comandos do processo
END PROCESS process_name;
```

- 7 entradas
- Y7 mais prioritária
- Saída: 3 bits
  - Indica entrada mais prioritária em 1
  - 0 se nenhuma entrada em 1

```
library ieee;
use ieee.std_logic_1164.all;
entity priority is
   port ( y1, y2, y3, y4, y5, y6, y7 : in std_logic;
        dout: out std_logic_vector(2 downto 0)
        );
end priority;
```

Com comandosIF / ELSIF

```
architecture ifels of priority is
begin
 process (y1, y2,y3, y4, y5, y6, y7)
 begin
        if (y7 = '1') then dout \leq "111";
        elsif (y6 = '1') then dout <= "110";
        elsif (y5 = '1') then dout <= "101";
         elsif (y4 = '1') then dout <= "100";
         elsif (y3 = '1') then dout <= "011";
         elsif (y2 = '1') then dout <= "010";
         elsif (y1 = '1') then dout <= "001";
         else dout <= "000";
         end if;
 end process;
end ifels;
```

- Com comandosIF
- No PROCESS, o último comando executado é o que conta
  - Por isso a ordem das atribuições foi invertida

```
architecture so if of priority is
begin
 process (y1, y2,y3, y4, y5, y6, y7)
 begin
        dout <= "000;
        if (y1 = '1') then dout \leq "001"; end if;
        if (y2 = '1') then dout <= "010"; end if;
        if (y3 = '1') then dout <= "011"; end if;
        if (y4 = '1') then dout <= "100"; end if;
        if (y5 = '1') then dout <= "101"; end if;
        if (y6 = '1') then dout <= "110"; end if;
         if (y7 = '1') then dout \leq "111"; end if;
 end process;
end so if;
```

Com apenas um comandoWHEN / ELSE

Sem PROCESS

architecture whenelse of priority is begin

```
dout <= "111" when (y7 = '1') else
"110" when (y6 = '1') else
"101" when (y5 = '1') else
"100" when (y4 = '1') else
"011" when (y3 = '1') else
"010" when (y2 = '1') else
"001" when (y1 = '1') else
"000";
```

end whenelse;

## MUX 4:1 com vetores de 8 bits

```
library ieee;
use ieee.std_logic_1164.all;
entity mux4to1 8 is
        port ( a,b,c,d : in std_logic_vector(7 downto 0);
                sel: in std_logic_vector (1 downto 0);
                dout: out std logic vector(7 downto 0)
end mux4to1 8;
architecture whenelse of mux4to1 8 is
begin
        dout <= b when (sel = "01") else
                c when (sel = "10") else
                d when (sel = "11") else
                                                 -- default
                a;
end whenelse;
```

## Circuito seqüencial: Contador de 4 bits

A entrada clock determina quando o estado do circuito muda

```
ARCHITECTURE behavioral OF counter 4 IS
BEGIN
  upcount: PROCESS( clock ) BEGIN
    IF( clock'event AND clock= '1') THEN
       IF reset = '1' THEN
         count <= "0000";
       ELSIF load counter = '1' THEN
         count <= data;
       ELSE
         count(0) <= NOT count(0);
         count(1) <= count(0) XOR count(1);
         count(2) <= ( count(0) AND count(1) ) XOR count(2);
         count(3) <= ( count(0) AND count(1) AND count(2) ) XOR count(3);
         IF count = "0000" THEN
            reset alert <= '1';
         FI SF
           reset alert <= '0';
         END IF; -- IF count = "0000"
       END IF; -- IF reset = '1'
    END IF; -- IF( clock'event AND clock = '1')
  END PROCESS upcount;
END behavioral;
                                                                      JIM, UE KŪ
```

# Signal x Variable

#### **SIGNAL**

- Declarada na ENTITY
- Escopo global
- Novo valor só é considerado após a conclusão do process
- Atribuição: <=</p>
- Apenas uma atribuição válida no código inteiro

#### **VARIABLE**

- Declarada no PROCESS
- Escopo local
- Novo valor disponível imediatamente após a atribuição
- Atribuição: :=
- Múltiplas atribuições no código

## Outro Contador de 4 bits

```
ARCHITECTURE com var OF counter 4 IS
CONSTANT nb: INTEGER := 3;
BEGIN
  upcount: PROCESS( clock )
        VARIABLE contagem: UNSIGNED (nb DOWNTO 0);
  BEGIN
    IF( clock'event AND clock= '1') THEN
       IF reset = '1' THEN
         contagem := "0000";
       ELSIF load counter = '1' THEN
         contagem := data;
       ELSE
         contagem := contagem + 1;
         IF count = "0000" THEN
           reset alert <= '1';
         ELSE
           reset alert <= '0';
         END IF; -- IF count = "0000"
       END IF; -- IF reset = '1'
       count <= std_logic_vector(contagem);</pre>
    END IF; -- IF( clock'event AND clock = '1')
  END PROCESS upcount;
END com var;
```

## Outro Contador de 4 bits

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric std.all;
ENTITY generic counter IS
  GENERIC nb: INTEGER := 3;
  PORT(
  clock, reset, load counter: IN STD LOGIC;
                   IN STD_LOGIC _VECTOR( nb DOWNTO 0 );
  data:
                   OUT STD LOGIC;
  reset_alert:
                  OUT STD LOGIC VECTOR( nb DOWNTO 0 )
  count:
END generic_counter;
```

# Importando como Componente

Dentro da ARCHITECTURE... signal loc contagem: STD LOGIC VECTOR(7 DOWNTO 0); signal loc clock, loc reset, loc load counter: STD LOGIC; -- signal loc reset alert: STD LOGIC; signal loc data: STD LOGIC VECTOR (7 DOWNTO 0); adder\_128: work.generic\_counter(arch) GENERIC MAP (N=>7) PORT MAP(contagem => loc\_contagem, clock => loc\_clock, reset => loc\_reset, load\_counter => loc\_load\_counter, OPEN, data => loc data);

# Repetição de Código

#### **Comando concorrente**

```
ENTITY bit a bit and IS
 PORT(
 A, B: IN STD LOGIC VECTOR( 4 DOWNTO 0 );
  C: OUT STD LOGIC VECTOR(4 DOWNTO 0);
END bit a bit and;
ARCHITECTURE repetition OF bit_a_bit_and IS
SIGNAL x0, x1, x2, x3, x4 : STD LOGIC;
BEGIN
       Gen 1: FOR i IN 0 TO 4 GENERATE
              x(I) \le A(i) AND B(i);
       END GENERATE;
      C \leq X;
END repetition;
```

# Repetição de Código: N Componentes

#### **Comando concorrente**

ARCHITECTURE teste OF teste IS COMPONENT func2 PORT( a0 : IN std\_logic; a1: IN std logic; y: OUT std logic); **END COMPONENT func2**; **BFGIN** G1: FOR n IN (length-1) DOWNTO 0 GENERATE func2 N: func2 PORT MAP(  $a0 \Rightarrow sig1(n)$ ,  $a1 \Rightarrow sig2(n)$ , y => z(n); **END GENERATE G1;** END test;

# Repetição de Código

## **Comando sequencial**

```
PROCESS (A) BEGIN Z <= "0000"; \\ \textbf{FOR I IN } 0 \text{ TO } 3 \textbf{ LOOP} \\ \text{IF } (A = I) \text{ THEN} \\ Z(I) <= '1'; \\ \text{END IF;} \\ \text{END PROCESS;}
```