一、 分析计算题（18 分）

1. （2 分）某计算机字长 16 位，某数的真值为-1，下列定点机器数表示方法及编码不能表示该数的为：_____。

A. 补码 0xFFFF　　B. 移码 0x7FFF　　C. 原码 0x8001　　D. 反码 0x7FFE

2. （4 分）在机器学习中，通过量化（Quantization）将高精度数据 x（如浮点数）转换为低精度表示 q（如定点数），可以优化存储和提高计算效率。假设某 8 位系统的量化范围：[-4.0, 4.0]，8bit 补码量化公式：q = round((x + 4.0) / 8.0 * 255- 128)。两个浮点数为 a = -2.2，b = -1.9，量化后的定点数分别为 Ia=-70 和 Ib=-61，那么 Ia+Ib=__①__H(十六进制)，标志位 OF=__②__，CF=__③__，SF=__④__。

3. （2 分）若某 32 位 RISC-V 机器采用小端模式存储数据，按照地址从低到高的顺序读取到内存中的定点整数字节序列为 78 56 34 12H，其真实值为：_____。

A. 0x12345678　　B. 0x78563412　　C. 0x56781234　　D. 0x21436587

4. （10 分）已知某计算机的浮点数格式为：字长 12 位，其中阶码 5 位（补码表示），尾数 7 位（补码表示），存储顺序为阶码在前，尾数在后。给定两个数：X=11/32 和 y=0x2A1。

（1）写出 x 的规格化浮点数表示（阶码和尾数均用二进制补码表示）。（4 分）

（2）求出 y 的十进制真值。（2 分）

（3）计算 x-y，并给出结果的规格化浮点数表示（需写出计算步骤）。（4 分）

二、存储器设计（24 分）

5. （12 分）某机器学习加速器芯片需要设计一个专用的存储系统，用于存储神经网络模型参数（只读）和训练数据（可读写）。CPU 具有 24 根地址线，16 根数据线，存储器按字节编址，访问信号$\overline{MREQ}$，存储器读写信号$R/\overline{W}$（低电平写），ROM 芯片具有输出使能$\overline{OE}$，RAM 芯片具有片选信号$\overline{CS}$。现参数规模为 2M（个），其中每个参数占用 16bit 存储空间，存储在地址空间的最低区域；临时训练数据宽度 16 位，使用存储器的容量为

8MB，紧邻参数存储区；最高 4MB 为系统保留区。现有 ROM 芯片 2M×16 位若干，RAM 芯片 2M×8 位若干，2-4 译码器、3-8 译码器若干，其它各种逻辑门电路。

（1）根据需求选择适当的存储芯片组合，计算所需芯片数量，并说明理由。（4 分）

（2）画出 CPU 与主存的连接图，请标明各个芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。（8 分）

6. （8 分）为了加快部署在边缘端小模型的计算效率，某计算机配备了容量为 8MB 的主存，按字节编址；Cache 容量 256KB，每块 32 个字节，Cache 按照 4 路组相联方式组织：

（1）主存地址__①__位；

（2）按照 Cache 的地址映射方式，主存地址划分成三个字段：高位标记__②__位，Cache 组地址__③__位，块内地址__④__位；

（3）主存地址 1A81D4H 可映射到 Cache 的哪一组：__⑤__H（十六进制表示）；

（4）设 Cache 初态为空，采用先进先出替换策略，若 CPU 依次访问主存第 0，1，…，99 号单元读出 100 个字节，并重复按此次序读 10 次，问命中率为__⑥__%（保留 2 位小数）；

（5）设 Cache 的命中率为 95%，CPU 总是从 Cache 取得数据，如果 Cache 的存取时间是 10ns，主存的存取时间是 40ns，则 Cache-主存系统的平均存取时间为__⑦__ns；

（6）Cache-主存系统的效率为=__⑧__%（保留 1 位小数）。

7. （2 分）在低位交叉编址的多体交叉存储系统中，存储体的数量通常与以下哪项最相关？_____。

A. 存储字长

B. 总线传输周期

C. Cache 容量

D. 主存地址位数

8. （2 分）若存储周期 100ns，每次读出一个字节，则该存储器的数据传输率为：_____。

A. 32×10^6bps

B. 8×10^6b/s

C. 8×10^7b/s

D. 80MB/s

三、指令系统设计（22 分）

9. （18 分）某模型机机器字长为 8 位，指令格式如下：

OP(4 位)	MOD(2 位)	RD(2 位)
ADDR/DATA/DISP/X		

单字指令格式同上述指令格式的第一字，其中，RD 为目的寄存器号，MOD 为源操作数寻址方式码字段，指令第二字为地址、数据或偏移量；源操作数由 MOD 字段和指令第二字共同确定。变址寻址默认使用 SI 变址寄存器。每取出一个字 PC 自动加 1。

指令功能如下表：

OP	助记符	功能说明	字长
0000b	ADD	加法运算	双字
0001b	SUB	减法运算	双字
0010b	MOV	数据搬移	双字
0011b	INC	寄存器加 1	单字
0100b	JMP	条件跳转	双字
0101b	HALT	停止执行	单字
0110b	CLR	寄存器清零	单字

MOD 表示寻址方式，00 表示立即寻址，01 表示直接寻址，10 表示变址寻址，11 表示相对寻址。DR 表示寄存器，00 表示 R0，01 表示 R1，10 表示 R2，11 表示 R3。内存中的部分内容如下表：

单元地址	内容	单元地址	内容	单元地址	内容
10H	①	14H	⑤	18H	44H
11H	②	15H	⑥	19H	09H
12H	③	16H	⑦	1AH	13H
13H	④	17H	⑧	1BH	10H

（1）（16 分）假设程序从 10H 开始执行，即 PC=10H，SI=09H。请根据以下程序代码，

填写上表中的缺失的部分。

MOV R1，15H

SUB R1, [SI+11H]

ADD R1, [19H]

INC R1

HALT

（2）（2 分）程序执行完毕后寄存器 R1 的值为_____；

10.（2 分）某计算机按照字节编址，指令字长固定且使用操作码扩展技术，指令格式只有两种，其中三地址格式指令 31 条，二地址指令 90 条，每个地址字段 6 位，则指令字长至少_____位。

A. 23 位　　B. 24 位　　C. 25 位　　D. 26 位

11.（2 分）下列关于 RISC 的叙述中，错误的是_____。

A. RISC 普遍采用硬布线控制器


B. RISC 的指令执行可以设计成单周期也可以多周期

C. RISC 的内部通用寄存器数量通常比 CISC 少

D. RISC 的寻址方式一般比 CISC 少

四、控制器设计（25 分）

12.（17 分）下图是某模型机的结构框图，机器字长 8 位。图中包含了运算器、控制器、主存和输入输出设备。各部件的控制信号均已标出，其命名规则是：‘-’符号前面的是数据发送方部件，‘-’符号后面是数据接收方部件。



基于该模型机，取指令阶段需要以下两个机器周期：

M0：PC→AR，PC+1→PC

M1：MEM[AR]→IR，指令译码（$\overline{J_1}$）

（1）下面为一条指令 **X** 的执行阶段所做的操作：

X・M2：PC→AR，PC+1→PC

X・M3：MEM[AR]→AR

X・M4：MEM[AR]→DR

请分析：这条指令的功能、包含几个字；其源操作数和目的操作数的寻址方式。（4 分）

（2）写出 **X・M4** 周期发送的控制信号。（2 分）

（3）有一条 **ADD** 指令功能如下：

ADD　DR，[Reg[SR]] ;功能：**Reg[DR]+Mem[Reg[SR]]→Reg[DR]**

该指令为单字指令格式，请仿照上题，按照机器周期顺序写出该指令执行阶段的操作。（4 分）

（4）（7 分）该机微指令的格式如下图所示：

控制字段	判别测试字段	下址字段

控制字段采用直接控制法，图中有 18 个控制信号，则微指令的控制字段有__①__位；该机指令系统共有 45 条指令，平均每条指令由 7 条微指令组成（包含 2 条公共的取指微指令），微程序可以在整个控制存储器中实现转移，则微指令下址字段为__②__位；后继微地址有 3 种形成方式，采用译码方式形成判别测试字段，则判别测试字段为__③__位；控存容量为__④__位（bit），如果采用 MAPROM 方式产生指令的微程序入口地址，则 MAPROM 的容量为__⑤__位（bit）。（①~④题每个 1.5 分，第⑤题 1 分）

13. （8 分）假设某机一条最复杂指令执行需要 5 个阶段，各段所需的时间分别为：取指令（IF）30ns、指令译码及读寄存器（ID）10ns、执行运算（EX）20ns、访存（MEM）50ns、写回（WB）10ns。则

（1）如果使用单周期 CPU 实现，则其主频 10MHz 是否合适？须给出理由（4 分）

（2）如果使用多周期 CPU 实现，每个阶段一个时钟周期，不同指令经过的阶段可以不同，某程序中需要 5 个、4 个、3 个和 2 个阶段的指令分别占 20%、10%、40%、30%，则其 CPI 是多少？其主频最大值是多少？（4 分）

五、I/O 系统（4 分，每题 1 分，单选题）

14. 中断向量是指：_____。

A. 中断服务程序的入口地址

B. 产生中断的设备地址

C. 中断请求信号的产生地址

D. 设备状态寄存器的地址

15. 在分布式训练中，GPU 显存容量不足时会将连续多个数据块从 GPU 的显存搬到系统内存中由 CPU 执行，这种数据传输通常会采用哪种 I/O 方式实现：_____。

A. 程序中断方式

B. DMA 控制方式

C. 通道控制方式

D. 轮询查询方式

16. 某分布式训练系统采用“独立编址”（端口映射 I/O）方式管理 GPU 的寄存器访问。以

下哪项是该方式的主要缺点：_____。

A. 占用内存地址空间，导致可用 RAM 减少

B. 需要专门的 I/O 指令，增加编程复杂度

C. 独立编址无法支持 DMA 数据传输

D. 只能用于低速设备，不适用于 GPU 计算

17. 中断屏蔽发生在下面中断过程的哪一项：_____。

A. 中断请求


B. 中断响应

C. 中断服务

D. 中断返回

六、 模型机设计（7 分）

下图所示为一个能实现 RV32I 指令集的 RISC-V 模型机示意图。



18. 一条指令的执行过程如下：

M0：IMem[PC]→IR，PC→PC0，PC+4→PC

M1：Reg[rs1]→A，Reg[rs2]→B

M2：A+imm32→F/FR

M3：DMem[F]→MDR

M4：MDR→Reg[rd]

写出该指令的汇编助记符和功能说明。（3 分）

19. （2 分）写出上述指令 M4 机器周期发出的控制信号及其值。

20. （2 分）如果该指令执行期间寄存器堆与暂存器 B 之间的连接由于故障断开，会影响本条指令的执行结果吗？说明理由。

1.（2 分）__D__

2.（4 分）

①	②	③	④
7D	1	1	0

3.（2 分）__A__

4.（1）（4 分）

X=11/32=1011×2^{-5}=0.1011×2^{-1}

尾数 M=0.101100　　E=11111

浮点数 11111 0101100 或 FACH

（2）（2 分）

Y=0x2A1=0010 1010 0001　　E=00101，M=0100001

Y=0.100001×2^{5}=16.5

（3）（4 分）假设 z=x-y

步骤一：0 操作数检查：无 0 操作数

步骤二：对阶：Ex=-1，Ey=5，小阶对大阶，则 Ez=5，ΔE=Ey-Ex=6，Mx 向右移动 6 位，则 Mx'=0.000000(1011)

步骤三：尾数相加减，则 Mx'-My=Mx'+$[-My]_{补}$=1011111(1011)

尾数已是规格化数，尾数采用直接截断法 Mz=1011111 或 0 舍 1 入法：Mz=1100000，还要左移规格化 1 次，不建议。

z=00101 1011111 或 2DFH

二、存储器设计（24 分）

5.（1）（4 分）

用 ROM 存储参数，参数量 2M 和每个参数 16 位， ROM 大小为 2M×16b，需要 ROM 芯片 2M×16b/2M×16b= __1 片__；临时数据用 RAM 存储，需要 8MB，每个数据 16 位，则需要 4M×16b/2M×8b=__4 片__，即 2 组，每组 2 片。


（2）（8 分）

A_{23}	A_{22}	A_{21}	A_{20}	A_{19}	A_{18}	A_{17}	A_{16}	A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
.....																								ROM
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	

地址范围：00 0000H~1F FFFFH

0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	RAM
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	

地址范围：20 0000H~5F FFFFH



6. （8 分）

①	②	③	④	⑤	⑥	⑦	⑧
23	7	11	5	40E	99.6	12	83.3

7.（2 分）B

8.（2 分）C

三、指令系统设计（22 分）

9.（1）（16 分）

①	②	③	④	⑤	⑥	⑦	⑧
21H	15H	19H	11H	05H	19H	31H/35H/ 39H/3DH	5XH

（2）（2 分）0CH 或 08H

10.（2 分）B

11.（2 分）C

四、控制器设计（25 分）

12. （1）（4 分）指令包含 2 个字，源操作数寻址方式为 直接寻址 ；

目的操作数寻址方式为 寄存器寻址 ；

其功能（或助记符）是： LD DR，[Addr] 或 将指令第二字为地址的存储器内容装置到 DR

（2）（2 分）M-R# B-DR

（3）（4 分）

M2: Reg[SR]→AR

M3: MEM[AR]→DA1

M3: Reg[DR]→DA2

M4: DA1+DA2→Reg[DR]

（4）（7 分）

①	②	③	④	⑤
18	8	2	227×28	45×8

13.（1）（4 分）

一条指令执行需要 30+10+20+50+10=120(ns)，120ns>1/10MHz，所以一个周期无法执行

（2）（4 分） CPI= 5×20%+4×10%+3×40%+2×30%=3.2

最大主频：整个过程访存阶段所需时间最长为 50ns，以此为时钟最小值则最大主频为 1/50ns= 20MHz

五、I/O 系统（4 分，每题 1 分，单选题）

14.	15.	16.	17.
A	B	B	A

六、模型机设计（7 分）

18.（3 分） lw rd, offset(rs1)

从内存地址 Reg[rs1] + sign_extend(offset) 处加载 32 位数据，写入寄存器 rd

19.（2 分）w_data_s=10b Reg_write=1

20.（2 分）不会对结果有影响，因为这条指令不需要用到寄存器 rs2（暂存器 B）的值