

P型掺杂杂质 (引入空穴)









5	硼	6	碳	7	氮
B	boron	C	carbon	N	nitrogen
10.811		12.011		14.007	

N型掺杂杂质 (引入电子)

13	铝	14	硅	15	磷
Al	aluminum	Si	silicon	P	phosphorus
26.982		28.086		30.974	
31	镓	32	锗	33	砷
Ga	gallium	Ge	germanium	As	arsenic
69.723		72.61		74.922	


CMOS工艺基本流程

- 热制程 (氧化工艺)
- 薄膜工艺
- 介质薄膜
- 金属薄膜 (金属化)
- 光刻工艺
- 蚀刻工艺
- 离子注入 (掺杂)
- 化学机械平坦化技术



NMOS工艺简介—金属化、钝化

厚德博学· 止于至善



厚德博学· 止于至善


- 1833年,英国物理学家法拉第(Michael Faraday)发现**氧化银**的电阻率随温度升高而增加;
- 1873年,英国物理学家施密斯(W.Smith)发现**晶体硅**在光照射下,电阻变小的光电效应;
- 1877年,英国物理学家亚当斯(W.G.Adams)发现晶体硅和金属接触在光照射下产生电动势的半导体光生伏特效应;
- 1906年,美国物理学家皮尔逊(George Washing Pierce)等人发现金属与硅晶体接触产生整
- 流作用的半导体整流效应;
- 1911年“半导体”(semiconductor)这一术语首次在德国的一篇科技文献被提出。

厚德博学· 止于至善

- 第一个晶体管 · 贝尔实验室 · 1947
- 1956年获得诺贝尔奖
- 1958 年德州仪器的杰克· 基尔比 (Jack Kilby)制作出第一个集成电路晶片 · 12个器件, Ge晶片。
- 2000年诺贝尔物理学奖
- 1961 年费尔查德摄影机公司在“硅”晶圆上制作第一个集成电路。由此 · 开启了人类进入数字信息时代的大门!
- 在芯片表面上形成电子结来制作晶体管的平面制作工艺 · 使用铝蒸气镀膜并使之形成适当的形状来做器件的连线 · 这种技术称为平面技术 (Planar Technology)。

- 1960年代初,出现了硅外延技术;
- 1970年代,离子注入工艺成为超大规模集成电路标准掺杂工艺;
- 1980年代,新工艺,新技术不断出现,推动微电子产业高速发展;
- 1987年 · 台积电是全球第一个集成电路标准加工厂;
- 1990年代以后,IC制造高度专业化,形成设计、芯片制造、测试、封装4个相对独立行业。
- 1930年,德国科学家利林菲尔德(Lilienfeld)提出了**场效应管**的概念。之后 · 贝尔实验室的巴丁(Bardeem)、布莱登(Brattain)开始尝试发明场效应晶体管。尽管以失败告终 · 却导致了在1947年意外地发明了电接触**双极型晶体管**。1949年肖克利(Shockley)用少子注入理论阐明了双极型晶体管的工作原理。
- 1960年,埃及科学家阿塔拉(Attala)及韩裔科学家Kahng,在用二氧化硅(SiO₂)改善双极型晶体管性能的过程中 · 意外地发明了MOS场效应晶体管(MOSFET)。MOS晶体管的发现与应用 · 使得“硅”集成电路工艺技术的发展 · 进入了前所未有的快速发展阶段。

厚德博学· 止于至善



- 1964年,著名的《电子学》(Electronics)开辟了一个“专家展望未来”(The Experts Look Ahead)专栏,时任仙童公司研发实验室主任的摩尔应邀写了一篇文章,题为“在集成电路中塞进更多的元件”(Cramming more components onto integrated circuits)。正是在这篇文章中,摩尔提出了他的著名的定律。摩尔认为,集成电路芯片上晶体管的数目(也就是集成度)将逐年翻番。
- 具体而言,集成度可以表示为以2为底、幂为自然数的指数形式。附图就是摩尔文章中所给出的预测图形,据此摩尔明确预测,1975年时集成电路上的元件数将达到65000。果不其然,1975年64K RAM芯片问世,而所谓64K的精确值正是65536,即2¹⁶。这使摩尔预言名噪一时,并从此把它称为**摩尔定律**。

p 集成电路芯片上所集成的器件数目,每隔18个月就翻一番。
p 微处理器的性能每隔个18月提高一倍,而价格下降一半。
p 用一美元所能买到的电脑性能,每隔18个月翻两番。

厚德博学· 止于至善

- p 1974年由**罗伯特·登纳德**(Robert Dennard)提出了按比例缩小(Scaling-down)理论,即器件内部电场不变的缩小规律,称为**恒场(CE)律**。
- Ø 纵、横向尺寸L、W、T_{ox}及引线孔按比例缩小;
- Ø 掺杂浓度按比例增加;
- Ø 电源电压及阈值电压按比例缩小。
- p 根据恒定场按比例缩小原理, MOS IC的特征线宽等有关尺寸缩小 α 倍,电路速度可增加 α 倍,单元电路的功耗下降 α^2 倍,而单位芯片面积的功耗则可保持不变,这是IC集成度和性能得以不断理论提高的基础。
- 然而 · 恒定电场定律也存在较大的问题 · 其中主要的有:
- 1 阈值电压不可能缩的太小;
- 2 源漏耗尽区宽度不可能按比例缩小;
- 3 电源电压标准的改变会带来很大的不便;
- 4 工艺实现存在问题;
- 5 出现量子隧穿现象。

厚德博学· 止于至善

- p 为了克服CE律存在的问题 · 有人提出了**恒定电压按比例缩小规律**(简称CV律)。
- Ø 保持电源电压V_{ds}和阈值电压V_{th}不变,对其它参数进行等比例缩小;
- Ø 按CV律缩小后对电路性能的提高远不如CE律,而且采用CV律会使沟道内的电场大大增强;
- Ø CV律一般只适用于沟道长度大于1 μ m的器件,它不适用于沟道长度较短的器件。
- p 在集成电路技术中,实际采用的按比例缩小规律通常是**CE律和CV律**的折中,我们称该规律为准恒定电场按比例缩小规则,简称**QCE律**。
- p 也就是说随着器件尺寸的进一步缩小,强电场、高功耗以及功耗密度等引起的各种问题限制了按CV律进一步缩小的规则,电源电压必须降低。同时又为了不使阈值电压太低而影响电路的性能,实际上电源电压降低的比例通常小于器件尺寸的缩小比例。
- 器件尺寸将缩小k倍,而电源电压则只变为原来的 $\sqrt{k}$ 倍。

- ◆ 根据按比例缩小定律,集成电路的速度等参数飞速提高,但实际上,由于各种寄生效应不能按比例缩小,因此集成电路性能也不能按比例提高,集成电路性能提高的程度往往小于按比例缩小定律预计的结果。影响集成电路性能提高的主要因素有:
- 1互连金属在整个集成电路中所占的芯片面积越来越大,有的甚至高达80%以上,互连线的电阻和寄生电容对电路性能的影响不能随着器件尺寸的缩小而降低;
- 2由于小尺寸器件内部电场的增强,载流子速度会达到饱和,使电路性能下降;
- 3随着器件尺寸的缩小,漏源寄生串联电阻迅速增大,对电路性能造成严重的负面影响;
- 4电源电压降低,寄生结电容增大,影响电路的速度;
- 5由于寄生结电容的分压,使真正施加在器件上的电压进一步降低,也会影响电路的速度。

集成电路

厚德博学· 止于至善

集成电路, Integrated Circuit, 缩写IC:

通过一系列特定的加工工艺, 将晶体管、二极管等有源器件和电阻、电容等无源器件, 按照一定的电路互连,集成在一块半导体单晶片(如硅或砷化镓)上, 封装在一个外壳内,执行特定电路或系统功能。

- p小型化
- p价格急剧下降
- p功耗降低
- p故障率降低

集成电路分类

厚德博学· 止于至善

按电路功能分类:

- Ø 数字集成电路(Digital IC): 它是指处理数字信号的集成电路, 即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路
- Ø 模拟集成电路(Analog IC): 它是指处理模拟信号(连续变化的信号)的集成电路:
- | 线性集成电路: 又叫做放大集成电路, 如运算放大器、电压比较器、跟随器等;
- | 非线性集成电路: 如振荡器、定时器等电路。
- Ø 数模混合集成电路(Digital - Analog IC): 例如数模(D/A)转换器和模数(A/D)转换器等。

集成电路分类

厚德博学· 止于至善

按结构形式的分类:

- 半导体 (单片) 集成电路:
它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路; 在半导体集成电路中最常用的半导体材料是硅,除此之外还有GaAs等
- 混合集成电路: 厚膜集成电路 薄膜集成电路

集成电路分类

厚德博学· 止于至善

按器件结构分类:

- 双极集成电路: 主要由双极晶体管构成
- Ø NPN型双极集成电路
- Ø PNP型双极集成电路

优点是速度高、驱动能力强，
缺点是功耗较大、集成度较低

- 金属-氧化物-半导体(MOS)集成电路: 主要由MOS晶体管(单极晶体管)构成
 - NMOS
 - PMOS
 - CMOS(互补MOS)
- 双极-MOS(BiMOS)集成电路: 同时包括双极和MOS晶体管的集成电路为BiMOS集成电路, 综合了双极和MOS器件两者的优点,但制作工艺复杂

功耗低、集成度高, 随着特征尺寸的缩小, 速度也可以很高


集成电路分类

厚德博学· 止于至善

集成度: 每块集成电路芯片中包含的元器件数目

集成电路按集成电路规模分类:

- 小规模集成电路(Small Scale IC, SSI)
- 中规模集成电路(Medium Scale IC, MSI)
- 大规模集成电路(Large Scale IC, LSI)
- 超大规模集成电路(Very Large Scale IC ,VLSI)
- 特大规模集成电路(Ultra Large Scale IC ,ULSI)
- 巨大规模集成电路(Gigantic Scale IC, GSI)



半导体产业发展趋势

厚德博学· 止于至善

1. 提高芯片性能

关键尺寸(CD): 芯片上的物理尺寸特征被称为特征尺寸。描述特征尺寸的另一个术语就是电路几何尺寸。特别值得注意的是硅片上的最小特征尺寸, 也称为关键尺寸。关键尺寸也作为定位复杂性水平的标准。例如, 如果芯片的最小尺寸为0.18μm, 那么这个尺寸就是CD。

2. 提高芯片可靠性

芯片可靠性致力于延长芯片寿命的能力。技术上的进步已经提高了芯片产品的可靠性发展历程。

3. 降低芯片价格

半导体微芯片的价格一直持续下降。到1996年之前的近50年中, 半导体微芯片的价格一亿倍的情况下下降。例如, 1958年一个质量低劣的硅晶体管价值大约10美元。

半导体制造产业及职业

厚德博学· 止于至善

1. 半导体制造产业

集成电路制造企业可划分为两类: 一类是设计/制造企业, 另一类是代工企业。

设计/制造企业: 许多企业都集合了芯片设计和芯片制造, 从芯片的前端设计到后端加工都在企业内部完成。例如Intel、IBM、Motorola、Samsung等公司。

代工企业: 在芯片制造业中, 有一类特殊的企业, 专门为其他芯片设计企业制造芯片, 这类企业称为晶圆代工厂。像NVIDIA、ATI、Intel、AMD等一些顶级的芯片研发公司设计出来, 然后委托给某些工厂加工成芯片或芯片组。



p 人类社会技术的发展是同**固体**的开发和使用紧密地联系在一起的

厚德博学· 止于至善

P P 远古时代的人类首先使用石头来制作各类工具，形成了石器时代。

后来随着冶炼业的发展，又能够使用铜和铁等金属来制作工具，大大推动了社会的发展，进入了铜器和铁器时代。

p 钢铁工业的迅猛发展推动了社会生产机械化，产生了巨大的经济效益与社会效益。这些应用开发利用了固体的机械性能。

p 电的发明为人类社会的发展添加了新的动力，于是在研究、开发固体机械性能的同时，大家又关心起**固体的电性能**。

材料依性能分类，可分为两大类：

- Ø 一类为**反应机械功能**的结构材料；
- Ø 另一类则为反应除机械以外的其它功能。如：**声、光、化、电、磁、热或辐射能**，称为功能材料。其中功能与材料电子结构有密切关系，如**电、光、磁能的材料统称为电子材料**。

材料的电性能依电子在固体中传导的难易程度可分为**导体、半导体及绝缘体**。

u导体如金、银、铜、铁，其电阻很低；u绝缘体如玻璃，其电阻非常高；

u半导体如硅、锗，其导电性介于导体与绝缘体之间。

半导体：导电性能**介于**绝缘体与导体之间；
既能**充当导体**也能**充当绝缘体**。

厚德博学· 止于至善

绝缘体



橡胶
陶瓷
矿物油
纯净水
空气
硅(Ge)
硅(Si)
砷化镓
(GaAs)
碳化硅
(SiC)
氮化镓
(GaN)

半导体

金属
电解质液
电离气体
…
…

导体

金属
电解质液
电离气体
…
…




导体	半导体	绝缘体
铝(Aluminum)	硅(Silicon)	SiO ₂
2.7 mΩ·cm	~ 10 ¹⁰ mΩ·cm	> 10 ²⁰ mΩ·cm
	$E_g = 1.1 \text{ eV}$	$E_g = 8 \text{ eV}$

硅(Si)是最常用的半导体，为何选择硅？

- p 资源丰富，便宜
- p 热稳定性好，更高的熔化温度允许更宽的工艺容限
- p 二氧化硅(SiO₂)很容易形成，SiO₂ 是良好绝缘体，用来做隔离和掩蔽层
- p 更宽的工作温度范围

掺杂半导体—电阻率

厚德博学· 止于至善



绝缘材料

Ø SiO₂、SiON和Si₃N₄是IC系统中常用的几种绝缘材料。

Ø 功能包括：充当离子注入及热扩散的**掩膜**、钝化层、电隔离等

导体材料

u 器件互连材料通常包括：金属、合金、多晶硅，金属硅化物等。

u 铝、铬、钛、钼、钽、钨等纯金属和合金薄层在VLSI制造中起着重要作用。

u 在硅集成电路技术中，由于铝(Al)几乎可满足金属连接的所有要求，被广泛用于制作欧姆接触及导线。

u 铝合金在纯金属不能满足一些重要的电学参数、达不到可靠度的情况下，IC金属化工艺中采用合金。

铜(Cu)

厚德博学· 止于至善

因为铜的电阻率为1.7 μΩ·cm比铝3.1 μΩ·cm的电阻率低。以铜代铝成为半导体技术发展的重要节点技术。IBM公司最早推出铜布线的CMOS工艺,实现了400MHz Power PC芯片。自0.18 μm的CMOS工艺中几乎都引入了铜连线工艺。

多晶硅

p 多晶硅与单晶硅都是硅原子的集合体。特性都随结晶度与杂质原子而改变。

p 非掺杂的多晶硅薄层实质上是半绝缘的，电阻率为300 Ω·cm。通过不同杂质的组合，其电阻率可被控制在500~0.005 Ω·cm;多晶硅被广泛用于电子工业。在MOS及双极器件中，多晶硅用于制作栅极、形成源极与漏极(双极器件的基区与发射区)的欧姆接触、基本连线、薄PN结的扩散源、高值电阻等。

p 集成电路工艺中多层硅层可用溅射法，蒸发或CVD法沉淀。可用扩散法、注入法掺杂，也可在沉淀多晶硅的同时通入杂质气体(In-Situ法)来掺杂。

p 要完成一个完整的电路功能，集成电路中必须含有各种各样不同类型的电子元件。

p 用于微芯片的电子器件是在衬底上构建的。

p 通用的芯片器件包括电阻、电容、熔丝、二极管和晶体管等。它们在衬底上的集成是集成电路硅片制造技术的基础。

p 硅片上电子器件的形成方式被称为“结构”。

半导体二极管和三极管是组成分立元件电子电路的核心器件。

厚德博学· 止于至善

二极管具有单向导电性，可用于整流、检波、稳压、混频电路中。三极管对信号具有放大作用和开关作用。它们的管壳上都印有规格和型号。

二极管

瞬态抑制二极管
普通二极管
贴片二极管

电阻

金属膜电阻
柱状金属膜电阻
碳膜电阻

电容

电解电容
高压电解电容
安规电容

热敏电阻

光敏电阻
湿敏电阻

PN结杂质分布

厚德博学· 止于至善

- PN结是同一块半导体晶体内P型区和N型区之间的边界
- PN结是各种半导体器件的基础，了解它的工作原理有助于更好地理解器件
- 典型制造过程


- Ø 合金法
- Ø 扩散法



单向导电性

$$J = J_s \left[\exp\left(\frac{qV}{kT}\right) - 1 \right]$$

$$J = J_s \exp\left(\frac{qV}{kT}\right) \quad qV/kT \gg 1$$
$$J = -J_s \quad -qV/kT \gg 1$$



Ø PN结加正向电压时，具有较大的正向扩散电流，呈现低电阻，PN结导通；

Ø PN结加反向电压时，具有很小的反向漂移电流，呈现高电阻，PN结截止。由此可以得出结论：PN结具有单向导电性。

反向击穿

Ø 反向电压增加到一定程度，当反向电流剧增时所对应的反向电压叫击穿电压V_{BR}

可逆

雪崩倍增齐纳过程

不可逆

热击穿

雪崩击穿

Ø 当反向压增大时，阻挡层(耗尽层)内部的电场增强，使阻挡层中载流子的**漂移速度**加快，致使动能增大，从而挣脱共价键甚至撞击其它中性原子，又产生新的电子


-空穴对，如此连锁反应使得阻挡层中载流子的数量剧增，使流过PN结的反向电流也就急剧增大，且增长速度极快，像雪崩一样，所以就将这种碰撞电离称为雪崩击穿。

Ø 雪崩击穿发生在**掺杂浓度较低**的PN结中。

齐纳(隧道)击穿

Ø 当PN结两边的**掺杂浓度很高**时，阻挡层将变得很薄，在这种阻挡层中，载流子与中性原子相碰撞的机会极小，因而不容易发生碰撞电离。但当加上不大的反向电压时，就能建立很强的电场，足以把阻挡层内中性原子的价电子直接从共价键中拉出来，产生电子-空穴对，这个过程称场致激发。显然，场致激发能够产生大量的载流子，使PN结的反向电流剧增，呈现反向击穿现象，这种击穿称为齐纳击穿。

Ø 可见，齐纳击穿发生在**高掺杂**的PN结中，相应的击穿电压较低，其值随掺杂浓度增加而减小。



两种击穿方式对比

厚德博学· 止于至善


- 若击穿电压BV<4E_g/q，齐纳击穿。E_g(Si)=1.12eV，E_g(Ge)=0.67eV
- 若击穿电压BV>6E_g/q，则为雪崩击穿。
- 若击穿电压介于两者之间，两种击穿同时存在。
- 雪崩击穿的**温度系数为正**，即温度增加，击穿电压增大。而对隧道击穿，其**温度系数为负**。利用这一特点可以制造出温度系数极小的稳压二极管。

热电击穿:由于反向功率损耗发热，引起pn结温度升高。温升又引起载流子本征激发增强,促使反向电流增大。电流增大的结果使结温继续上升，……。



总体流程



厚德博学·止于至善



双极性晶体管

BJT: Bipolar Junction Transistor, 双极型晶体管
电流控制, 功率处理能力**强**, 但功耗**高**

NPN三极管结构
示意图



- (1) EB极P+N结正偏, CB极PN结反偏;
- (2) 大量空穴从P+区注入N区, 并被P区收集;
- (3) 少量电子从N区注入P+区;
- (4) $I_B \ll I_C \approx I_E$; 电流放大系数 $\beta = I_C / I_B$ 。

厚德博学·止于至善


Bipolar工艺简介

n+埋层注入
N型外延层生长
深p+注入, 隔离
p注入, n+注入
金属化
钝化


- ▶有效基区扩展效应: 基区有效宽度随集电结偏压而变化的现象称为基区宽度调变效应;
- ▶基区电导调制效应: 大注入时, 基区电阻率随注入电子浓度增加而下降;
- ▶集电极集边效应: 高发射结偏压下, 发射结边缘的电流远远大于中间部分的电流。

直流放大原理:

- ▶发射结正偏、集电结反偏, BJT处于放大状态
- ▶发射结反偏、集电结正偏, BJT处于反向应用状态, (一般不宜反向应用)
- ▶二个PN结均正偏, 晶体管处于饱和状态
- ▶二个PN结均反偏, 晶体管处于截止状态



电路连接方式:




厚德博学·止于至善

- ▶一个电极作为输入, 一个作为输出, 第三个作为公共端。
- ▶共基极, 共发射极, 共集电极
- ▶共发射极连接方式具有较大的放大能力, 应用更广泛。



总体流程



厚德博学·止于至善



MOSFET—结构



MOSFET: Metal-Oxide-Semiconductor Field Effect Transistor

电压控制, 易于集成, 功耗**低**



MOSFET—工作原理

- (1) 栅压 $V_G = 0V$, $V_D > 0V$, 关断;
- (2) $V_G > V_T > 0V$, p-Si与SiO2界面形成电子沟道;
- (3) V_G 提供电场, 电子从源区经沟道到达漏区, 导通。



厚德博学·止于至善

PMOS工艺简介

PMOS工艺流程(20世纪60年代)

- p 光刻板1: 源/漏
- p 光刻板2: 栅
- p 光刻板3: 接触孔
- p 光刻板4: 金属
- p 光刻板5: 键合垫片

PMOS工艺简介

涂光刻胶——清洗、电氧化层、涂光刻胶
源/漏
栅氧
金属化、钝化
自对准


NMOS工艺简介

NMOS工艺流程(20世纪70年代中期)

- p 光刻板1: 有源区
 - p 光刻板2: 栅
 - p 光刻板3: 接触孔
 - p 光刻板4: 金属
 - p 光刻板5: 键合垫片
- 引入: 自对准工艺、掺硼硅玻璃(PSG)


厚德博学·止于至善

NMOS工艺简介—有源区、栅



厚德博学·止于至善

NMOS工艺简介—金属化、钝化



电容(Capacitor)

- (a) 平板式
- (b) 折叠式
- (b) 深沟槽式

导线是一个复杂的几何形体, 它能引起电容、电阻和电感等寄生参数效应。

随着集成电路终端产品对芯片集成度、面积以及功耗等要求的不断提高, 仅凭单一地从工业尺寸控制等方面, 进行晶体管尺寸缩小, 越来越接近极限。新器件结构的出现, 为摩尔定律的延续, 创造了新的契机!

存储器—种类


厚德博学·止于至善

- (1) **易失性存储器 (Volatile memory)**
动态随机存储器 (DRAM)
静态随机存储器 (SRAM)
- (2) **非易失性存储器 (Non-volatile memory)**
可擦除式只读存储器 (EPROM)
快闪式存储器 (FLASH Memory)

在平面MOSFET结构中，Gate栅极的宽度、也就是沟道宽度或者线宽，通常所说的多少多少 μm 、多少多少 nm 就是指的这个宽度。集成电路工艺的发展，不断地减小着器件的特征尺寸，使得沟道宽度不断减小。沟道宽度的减小，可以带来如下的优点：

- (1) 沟道宽度对应着D到S极的距离，沟道宽度减小，载流子流动跨越沟道的导通时间减小，这样允许工作的开关频率就可以提高；
- 2 沟道宽度小，沟道完全开通所加的G极电压可以降低，增加G极面积必须采用新的结构，如三维结构。三维导通更容易，开关损耗降低；
- 3 沟道宽度减小，沟道导通电阻降低，也更进一步降低导通损耗。

随着半导体工艺不断的向着微型化发展，基于传统平面MOSFET结构的晶胞单元不断的缩小，漏、源的间距也不断的减小，栅极下面的接触面积越来越小，栅极的控制力就不断的减弱，带来的问题就是不加栅极电压时漏源极的漏电流增加，导致器件的性能恶化，同时增加了静态的功耗。



材料结构

p 非晶态结构：原子排列无序

p 多晶态结构：部分原子排列有序

p 单晶态结构：原子排列有序

单晶硅的键长	2.352 Å
电阻率	100,000 μΩ·cm
熔点	1414 °C
沸点	2900 °C
热传导系数	150 W/(m ¹ ·K ¹)
线性热膨胀系数	2.6×10 ⁻⁶ K ⁻¹
刻蚀材料(湿法)	HNO ₃ , HF, KOH 等
刻蚀材料(干法)	HBr, Cl ₂ , NF ₃ 等
CVD 原材料	SiH ₄ , SiH ₂ Cl ₂ , SiHCl ₃ , SiCl ₄

硅(Si)是最常用的半导体，为何选择硅？

p 资源丰富，便宜

p 热稳定性好，更高的熔化温度允许更宽的工艺容限

p 二氧化硅(SiO₂)很容易形成，SiO₂是良好绝缘体，用

来做隔离和掩蔽层

p 更宽的工作温度范围

厚德博学· 止于至善

晶向—<100>

厚德博学· 止于至善

(100)面的表面状态有利于控制MOS器件开态和关态所需要的阈值电压

(111)面的原子密度更大，所以更容易生长。成本最低。

晶体的缺陷会产生于晶体生长和后面硅锭、硅片的各个工艺中。在硅中主要存在三种普遍的缺陷形式。

1、点缺陷：原子层面的局部缺陷

2、线缺陷(位错)：错位的晶胞

3、面缺陷和体缺陷(层错)：晶体结构的缺陷杂

质本质上也是晶体中的缺陷。

Ø 热缺陷：空位和自填隙原子对称为弗伦克尔缺陷；空位成为肖特基缺陷。
Ø 空位的平衡浓度比自填隙平衡浓度高得多。

Ø 替位杂质：三五族原子，硼、磷、砷、锑等

Ø 填隙杂质：C、Na、H、K、Li等

厚德博学· 止于至善

“硅”是用来制造芯片的主要材料，是半导体产业中最重要的材料。用于制作半导体器件的硅材料是一种**特殊纯度等级的硅材料**以满足严格的材料和物理要求。

用来做芯片的高纯度硅被称为半导体级硅(semiconductor-grade silicon)，或者SGS，有时也称作

电子级硅。

从天然硅中获得达到生产半导体器件所需纯度的SGS要经过**碳加热、生产三氯硅烷以及西门子反**

应等步骤。

步骤	过程描述	反应方程式
1	用碳加热硅石来制备 冶金级硅	SiC(s)+SiO ₂ (s)→Si(l)+SiO(g)+CO(g)
2	通过化学反应将冶金级硅提纯以生成 三氯硅烷	Si(s)+3HCl(g)→SiHCl ₃ (g)+H ₂ (g)+加热
3	利用西门子方法，通过三氯硅烷和氢气反应生成SGS	2SiHCl ₃ (g)+2H ₂ (g)→2Si(s)+6HCl(g)

单晶硅的生长

厚德博学· 止于至善

多晶硅→熔体硅→单晶硅

直拉法(CZ法) 有坩埚

磁控直拉法(MCZ法)有坩埚

悬浮区熔法(FZ法) 无坩埚

掺杂 为了在最后得到所需要电阻率的晶体，掺杂材料被加到拉单晶炉的熔体中。晶体生长中最常用的参杂杂质是产生p型硅的三价硼或者产生n型硅的五价磷。由于掺杂杂质数量非常少，通常情况掺杂杂质不直接加入到熔体中，典型的过程是把高掺杂杂质加入到被粉碎的硅粉中的形式进行掺杂的。

杂质控制 在晶体生长过程中的杂质控制非常重要，因为不受欢迎的杂质会影响器件的性能。一种有益但又必须控制的杂质是氧。在CZ法中氧主要来源于晶体生长中由**坩埚分解出来的氧**。

厚德博学· 止于至善

• 通过加热含碳的硅石(SiO₂)，一种纯沙，来生产冶金级硅。
SiC(固体)+SiO₂(固体)→Si(液体)+SiO(气体)+CO(气体) 所得到的冶金级硅的纯度有**98%**，杂质主要包括Fe、Al、C、B、P、Cu等杂质。

• 将冶金级硅压碎并通过化学反应生成含硅的三氯硅烷气体。
Si(固体)+3HCl(气体)→SiHCl₃(气体)+H₂(气体)+加热
• 三氯硅烷气体经过氢气还原制备出纯度为**99.999999%**的半导体级硅。
2SiHCl₃(气体)+2H₂(气体)→2Si(固体)+6HCl(气体)
这种生产纯SGS的工艺称为西门子工艺。

提拉单晶工艺—两者比较

厚德博学· 止于至善

□ **CZ法** 更便宜
拉单晶时可掺杂(磁场提高均匀性)更大的晶圆(300 mm)
重复使用材料
□ **悬浮区熔法** 纯度更高 (不使用坩埚) 更昂贵，晶圆更小 (150 mm)
主要用于功率器件
掺杂用中子嬗变掺杂技术(均匀性高)


CZ法工艺成熟，晶锭直径大，但有氧。MCZ法相对于CZ法，无氧、质量好，但设备复杂，生产成本大幅提高。FZ法相对于CZ，无氧、纯度更高、单晶质量好。但能控制的晶锭直径小。

上述三种方法都朝着增大直径，提高质量，降低生产成本方向发展。

硅片制备

厚德博学· 止于至善

处理晶圆—标记



□ **目的**：标记晶向、光刻预对准

处理晶圆—边缘圆滑处理(倒角)

厚德博学· 止于至善

□ **目的**：避免机械处理时形成缺口或碎裂

晶圆 晶圆移动

粗磨抛光(机械、双面研磨)：

□ **目的**：去除切片造成的**表面损伤**，平坦化

□ **研磨浆**：悬浮有极细**氧化铝**微粒的甘油，平坦度可以控制在**2μm**

处理晶圆—表面湿法刻蚀

厚德博学· 止于至善

化学机械研磨：

□ **目的**：平坦化、减少缺陷

□ **材料**：胶状研磨浆和水

□ **研磨浆**：直径100 Å的SiO₂粒子悬浮于NaOH溶液

□ **研磨后清洗**：酸和氧化剂去除污染物和粒子

□ **清洗液**：HCl与H₂O₂混合物，H₂SO₄与H₂O₂混合物

表面湿法刻蚀：

□ **目的**：去除晶圆**表面缺陷**(深度10 μm)

□ **材料**：HNO₃(水中浓度79%), HF(水中浓度49%)

和纯CH₃COOH(醋酸, 辅助控制反应速率)


□ **比例**：4:1:3

□ **化学反应**：

3Si + 4HNO₃ + 6HF → 3H₂SiF₆ + 4NO + 8H₂O

处理晶圆—晶圆背面缺陷	厚德博学· 止于至善	厚德博学· 止于至善	外延生长设备及工艺—单晶圆式	厚德博学· 止于至善
刻意引入背面缺陷： □目的：俘获重金属、可移动离子、氧、碳等 □方法：氩离子注入、多晶硅淀积、大量掺杂磷 □背面保护：淀积CVD二氧化硅、碳化硅防止扩散 □外延(Epitaxy)：epi代表在某物之上；taxy代表安排好的、有序的。 □外延层：单晶衬底上生长的单晶层；外延层与衬底晶向相同，但掺杂类型、电阻率、材料可以不同 □低阻外延层做BJT的耐压层，提高击穿电压。 □外延层的氧、碳含量更低，用于制作CMOS电路和DRAM，改善性能。	气相外延(vapor phase epitaxy，VPE)，指含外延层材料的物质，以气相形式输运至衬底，在高温下分解或发生化学反应，在单晶衬底上生长出与衬底取向一致的单晶外延层。 分子束外延 (molecular beam epitaxy, MBE) 是一种物理汽相外延工艺。在超高真空度下，热分子束由喷射炉喷出，射到洁净的单晶衬底表面，生长出外延层。用于外延层薄、杂质分布复杂的多层外延。	表面外延过程实质上包含了四个步骤： • 外延剂被衬底吸附， 在衬底反应、分解出Si：SiH₄→Si+H₂ 硅在衬底表面迁移， 气相生成物解吸离开 □桶状式：均匀性好，但超过1200℃后不稳定 □水平式：简单，成本低，但均匀性不好 □平板垂直式：均匀性好，机械复杂 □共同缺点：大晶圆(300 mm)的均匀性不够 □氢气冲洗空气，温度上升至1150℃~1200℃ □HCl清洗反应室和晶圆表面（消除缺陷），调温 □外延层生长，0.2~0.4 μm/min □氢气冲洗，降温 □氮气冲洗 □打开反应室，卸载晶圆，再装载下一批 □总共约1小时，处理10~28片	特点： □更大的晶圆：成本 单晶圆外延生长：均匀性 低温外延：自掺杂效应* 超高真空 (10⁻⁹ Torr)：操作温度(550℃) 选择性外延：性能 *自掺杂效应：衬底的掺杂在高温下扩散至外延层 □SOI: Silicon-on-Insulator，绝缘体上硅,是指在绝缘层上外延硅得到异质外延材料的技术。 □特点：(1) 器件与周围隔离；减小干扰和漏电流；提高器件的速度和性能。	

SOI(Silicon-on-Insulator)	厚德博学• 止于至善
□ SOI应用在集成电路上的优势： Ø 寄生电容小； Ø 速度快； Ø 抗幅射能力强； Ø 能抑制CMOS电路的闩锁效应。 □ 制造工艺：(1) 重氧离子注入和高温退火； (2) 晶圆键合和背面刻蚀； (3) 氢离子注入和晶圆键合。	



集成电路的成品率—定义

晶圆成品率： $Y_W = \frac{Wafers_{good}}{Wafers_{total}}$

裸片成品率： $Y_D = \frac{Dies_{good}}{Dies_{total}}$

封装成品率： $Y_C = \frac{Chips_{good}}{Chips_{total}}$

整体成品率： $Y \propto \frac{1}{(1+DA)^n}$
 D ：致命缺陷密度
 A ：芯片面积
 n ：制造工艺步骤数

决定了生产工厂是否盈利

整体成品率： $Y_T = Y_W \times Y_D \times Y_C$

半导体制造中的沾污控制

净化间沾污分为五类：

- Ø 颗粒
- Ø 金属杂质
- Ø 有机物沾污
- Ø 自然氧化层
- Ø 静电释放(ESD)

金属离子在半导体材料是高度活动性的，可被称为可动离子沾污(MIC)。MIC沾污能迁移到栅结构中的氧化硅界面，改变开启晶体管所需的阈值电压。有机物沾污是指那些包含碳的物质,几乎总是同碳自身及氢结合在一起,有时也和其他元素结合在一起。有机物沾污的一些来源包括细菌、润滑剂、蒸汽、清洁剂、溶剂和潮气。自然氧化层引起的一个问题在于金属导体的接触区。接触使得互连线 and 半导体器件的源区及漏区保持电学连接，如果有自然氧化层存在，将增加接触电阻，减少甚至可能阻止电流流过。

静电释放

一旦硅片表面有了电荷积累，它产生的电场就能吸引带电颗粒或极化并吸引中性颗粒到硅片表面。

无尘室—起源及应用

- **无尘室**：Clean Room，也可译为超净间
- **起源**：医学中，为控制细菌感染而建无尘手术室
- **推广**：半导体产业发展不久，工程师认识到控制污染物的重要
- **原因**：微小粒子会导致元器件及电路缺陷

无尘室—先进结构

微型环境(Mini-environment)

- 大部分区域是1000级无尘室，成本更低
- 制造区在最高等级的无尘室(优于1级)
- 晶圆放在FOUP中
- 晶圆采用自动化传送至不同制造设备
- 现代无尘室的主要结构
 - **FOUP**: Front-Opening Unified Pod
25片每盒，约重9公斤

无尘室—外来污染源

外来污染源：人

微粒：附着于人体，集成器件及电路污染

钠离子：来自汗液，移动离子污染

静电：头发携带，携带颗粒

细菌：来自唾液、喷嚏，细菌污染

工艺设备中各种颗粒沾污来源的一些例子:

- Ø 剥落的副产物积累在腔壁上
- Ø 自动化的硅片装卸与传送
- Ø 机械操作，如旋转手柄和开关阀门
- Ø 真空环境的抽取和排放
- Ø 清洗和维护过程

晶圆表面有各种不同类型的沾污，每一种在晶圆上表现为不同的问题，只有知道了各种沾污的来源，明确各种沾污的影响，针对具体的沾污，才能制定出具体的清洗方法，各种沾污的来源和相对的影响。

表 4-4 各种污染的来源和相对影响^①

沾污 ^②	可能来源 ^③	影响 ^④
颗粒 ^⑤	设备、环境、气体、去离子水、化学试剂 ^⑥	氧化层低击穿，成品率降低 ^⑦
有机残余物 ^⑧	室内气氛、光刻胶、存储容器、化学试剂 ^⑨	氧化速率改变 ^⑩
金属离子 ^⑪	设备、化学试剂、反应离子刻蚀、离子注入、人 ^⑫	氧化层击穿，PM 结漏电流，少子寿命降低，阈值电压偏离 ^⑬
自然氧化层 ^⑭	环境湿气，去离子水中冲 ^⑮	栅氧化层退化，外延质量变差，接触电阻增大，硅化物质量差 ^⑯

半导体制造中的化学品

- 物质的四种形态：固态，液态，气态，**等离子体**
- 材料属性：物理属性和化学属性
- **温度、压强（真空）、密度、表面张力、热膨胀、应力、升华和凝华等**
- 用湿法化学溶液和超纯净的水清洗或者准备硅片表面
- 用高能离子对硅片进行掺杂得到**p、n型**硅材料
- 淀积不同金属导体层及导体层之间必要的介质层
- 生长薄的二氧化硅层作为MOS器件主要的栅极介质材料
- 用等等离子体增强刻蚀或湿法试剂有选择性的去除材料并在薄膜上形成所需要的图形

半导体制造中的化学品

酸

酸	符号	用途
氢氟酸	HF	刻蚀二氧化硅、清洗石英器皿
盐酸	HCl	2号标准清洗液一部分，去除重金属
硫酸	H ₂ SO ₄	Piranha溶液清洗硅片
缓冲氧化层刻蚀（BOE）	HF和NH ₄ F	刻蚀二氧化硅薄膜
磷酸	H ₃ PO ₄	刻蚀氮化硅
硝酸	HNO ₃	和HF混合液刻蚀磷酸盐玻璃（PSG）

碱	符号	用途
氢氧化钠	NaOH	湿法刻蚀
氢氧化钾	KOH	清洗剂
氢氧化铵	NH ₄ OH	正性光刻胶显影剂
氢氧化四甲基胺	TMAH	正性光刻胶显影剂

溶剂	符号	用途
去离子水	DI Water	漂洗硅片、稀释清洗剂
异丙醇	IPA	通用的清洗剂
三氯乙烯	TCE	用于硅片和一般用途的清洗溶剂
丙酮	Acetone	通用的清洗剂（比IPA更强）
二甲苯	Xylene	强的清洗剂，也可用于清除硅片边缘光刻胶

厚德博学·止于至善

气体种类	气体	符号	用途
惰性	氮气	N ₂	去除残留在气体配送气体和工艺腔中的湿气和残余气体，某些淀积工艺的工艺气体
	氩气	Ar	在硅片工艺过程中用于工艺腔体中
	氦气	He	工艺腔气体，也用于真空室的漏气检漏
还原性	氢气	H ₂	外延层工艺的运载气体，热氧化工艺中与氧气反应生成水蒸气
氧化性	氧气	O ₂	工艺腔气体


特种气体

气体种类	气体	符号	用途
氯化物	硅烷·砷化氢·磷化氢·乙硼烷	SiH ₄ ,AsH ₃ ,PH ₃ ,B ₂ H ₆	气相沉积的硅源，离子注入的砷·磷·硼源
氟化物	四氯化硅·三氟化氮等	SiCl ₄ ,NF ₃	气相沉积的硅源,等离子刻蚀工艺的氟离子源
酸性气体	三氟化氯·三氟化硼·三氟化硼	ClF ₃ ,BF ₃ ,BCl ₃	工艺腔体清洗气体，离子注入的硼源，金属刻蚀中氯的来源
其他	氟化氢·氨气·笑气·一氧化碳	HCl,NH ₃ ,N ₂ O,CO	工艺腔体清洗气体和去污剂，生长SiN ₃ 与硅反应生成二氧化硅的氧源，用于刻蚀工艺中

厚德博学·止于至善

工艺间的基本结构—工艺间简介

厚德博学·止于至善



工艺间的基本结构—晶圆制造区


厚德博学·止于至善

晶圆制造区：

- 湿法工艺区
 - 扩散区
 - 光学区
 - 刻蚀区
 - 离子注入区
 - 薄膜区
 - 化学机械研磨(CMP)区
- **扩散区**：进行**加热工艺**，例如氧化、**扩散掺杂**、LPCVD（低压化学气相沉积）、离子注入退火处理、合金热处理、电介质回流、外延等。
 - **常用气体**：
 - N₂：用于净化、稳定
 - O₂、HCl、H₂：干氧生长、湿氧生长
 - SiH₄(硅烷)、SiH₂Cl₂(DSC, 二氯硅烷)、SiHCl₃(TSC,三氯硅烷)：淀积多晶硅、易燃
 - PH₃(三氯化磷)、B₂H₆(氯化硼)：掺杂、有毒
 - NH₃(氨气)：淀积SiN₄

垂直式扩散炉(现代结构)

厚德博学·止于至善



- Ø 大尺寸
- Ø 占地面积小
- Ø 好的污染控制能力


工艺室的基本结构—光学区

光刻工艺：光刻的目的是将电路图形转移到覆盖于硅表面的光刻胶上。光刻胶是一种光敏的化学物质，它通过**深紫外线**曝光来印制掩模版的图像。光刻胶只对特定波长的光线敏感。

工艺室的基本结构—光学区

厚德博学·止于至善

- **光刻工艺**：涂敷底层漆、涂敷光刻胶、烘烤、校准、曝光、显影。



- **刻蚀工艺**：湿法刻蚀和干法刻蚀(等离子体刻蚀)
- **对象**：电介质(CF₄)、硅(HBr)、多晶硅和金属(Cl₂)

工艺室的基本结构—离子注入区

- 离子注入区：离子注入机和快速热退火(RTA)系统
- 注入源：AsH₃、PH₃、BF₃、B、P、Sb(锑)

工艺室的基本结构—薄膜区

电介质化学气相沉积(CVD)和回刻反应室

金属物理气相沉积(PVD)反应室

工艺室的基本结构—CMP区

- CMP：Chemical mechanical polishing，化学机械研磨

干进/干出CMP系统

- **设备区**：离子注入机、等离子体刻蚀机、CVD反应器、PVD、CMP工具

工艺室的基本结构—辅助区


厚德博学·止于至善

- 辅助区：供气、水、电及制造设备的子系统
- 气：高纯度气体，如氮气
- 水：去离子水清洗，自来水冷却
- 电：高温扩散炉，能耗~28.8 kW

- 设备子系统：真空泵、射频功率发射器、气体及液体输送系统


芯片封装

- 封装目的：物理性保护、阻挡化学杂质及湿气、连接管脚与芯片、散热
- 封装前准备：表面保护层、芯片减薄




芯片封装—陶瓷封装

厚德博学· 止于至善



芯片封装—塑料封装




氧化层生长原理—形成SiO₂方式

厚德博学· 止于至善

氧化层形成的方式：

1. 生长

2. 化学气相淀积(CVD, Chemical Vapor Deposition)



氧化层生长原理—干氧氧化

厚德博学· 止于至善




常温氧化：Native oxide · 厚10~20 Å

干氧氧化：高温，如1000°C

湿氧氧化：高温，如1000°C；

H₂O分解为HO和H，HO扩散比O₂快



氧化层生长原理—影响因素

厚德博学· 止于至善

□ **掺杂**：重掺杂通常比轻掺杂的氧化速率更快

——掺杂改变了氧化剂的扩散速率

□ **压强**：压强越高，氧化速率越快

——压强改变了氧化剂的扩散速率

□ **催化**：掺氟源气体(HCl等)，氧化速率提高

——氟源气体提高反应速率

为何温度高反应快？ 为何湿氧快于干氧？ 为何<111>快于<100>？

答：温度高，反应速率及氧化剂扩散快

答：H₂O₂→HO和H；HO扩散快于O₂

答：<111>表面原子密度大于<100>

氧化层生长原理—氧化模型

厚德博学· 止于至善

线性生长区：氧化开始(厚度<500 Å)，O₂易与Si反应

扩散限制区：氧化层较厚，SiO₂限制O₂扩散至Si表面

A和B：与温度、O₂来源、晶向、掺杂、压强有关

□ **温度**：温度T越高，氧化速率越快

——因为扩散速率和反应速率都有提高

□ **O₂来源**：湿氧比干氧的氧化速率更快

——因为H₂O分解为HO和H，HO扩散比O₂快

□ **晶向**：<111>晶向比<100>晶向稍快

——因为<111>晶面Si原子密度更大，反应速率更快

氧化层生长原理—反应过程

厚德博学· 止于至善

迪尔—格罗夫氧化模型：线性—抛物线模型

□ **过程**：


1. 氧化剂穿过滞留层到达Si表面

2. 氧化剂穿过SiO₂到达Si-SiO₂界面

3. 氧化剂与Si反应

□ **SiO₂较薄**：氧化剂充足，反应速率决定氧化速率

□ **SiO₂较厚**：氧化剂不足，扩散速率决定氧化速率



□ **t_{ox}**：SiO₂层厚度(mm)

□ **B/A**：线性速率系数(mm/h)，受反应速率控制

□ **B**：抛物线速率系数(mm²/h)，受扩散速率控制

□ **t**：初始氧化层生长所用时间(h)

氧化层生长原理—HCl影响

厚德博学· 止于至善

HCl对氧化层质量的影响

□抑制移动离子污染物

□捕捉移动的金属离子，特别是钠离子

□减少悬浮键，改善栅氧质量

□在栅氧氧化工艺中广泛使用

氧化层生长原理—掺杂影响 **吸硼排磷现象**

氧化工艺—常用氧化工艺

□ **干氧氧化**(Dry Oxidation)

□ **湿氧氧化**(Wet Oxidation)

□ **高压氧化**(High Pressure Oxidation)

□ **快速热氧化**(Rapid Thermal Oxidation)

氧化工艺—干氧和湿氧用途

厚德博学· 止于至善

□ **干氧氧化**(Dry oxide)：氧化层较薄，质量较好

—— Gate oxide

—— Pad oxide, screen oxide, sacrificial oxide, etc

□ **湿氧氧化**(Wet oxide)：氧化层较厚，质量较差

□ **O₂**：氧气源

—— Field oxide，LOCOS

□ **HCl**：栅氧生长，减少离子移动，降低界面电荷

□ **N₂**：通常较稳定，不参与氧化反应

□ **Process N₂**：高纯度，氧化反应时用(稳定温度，退火)

□ **Purge N₂**：纯度较低(较便宜)，反应前净化反应室

气体的工艺用途

氧化工艺—干氧氧化

厚德博学· 止于至善

栅氧生长的工艺流程

□闲置状态(如850°C)通入吹除净化氮气(purge N₂)

□闲置状态通入工艺氮气(process N₂)

□在工艺氮气流下将晶舟推入炉管

□在工艺氮气流下升高温度(10°C/min)

□在工艺氮气流下稳定温度(如1000°C)

□关闭氮气，通入氧化用的O₂和HCl

栅氧生长的工艺流程

□关闭氧气，通入工艺氮气退火(使SiO₂更致密)

□在工艺氮气流下降低温度

□在工艺氮气流下将晶舟拉出炉管

□在工艺氮气流下稳定温度(如1000°C)

□在闲置状态下通入吹除净化氮气

□对下一批晶舟重复上述过程

氧化工艺—湿氧氧化

厚德博学· 止于至善

水汽源

□Boiler (煮沸式)

□Bubbler (气泡式)

□Flush (冲水式)

□Pyrogenic (燃烧式)

冲水式系统

无法准确控制H₂O气流的流量！

氢氧燃烧式系统的特点

优点：

——略去处理气体和液体的过程

——精确控制气流的流量

缺点：

——使用易燃易爆的氢气

H₂与O₂的比例：1.8:1至1.9:1之间

H₂：自燃温度400°C，积累可能导致爆炸

氧化工艺—湿氧氧化 氢氧燃烧式湿氧生长工艺过程 •Turn-on H₂ flow, ignition(点燃) and H₂ flow stabilization •Steam oxidation(蒸汽氧化) with O₂ and H₂ flow •Turn-off H₂ while keeping O₂ flow •Turn-off O₂ start process N₂ flow •Temperature ramp-down(降温) with process N₂ flow •Wafer boat(晶舟) pull-out with process N₂ flow •Idle(闲置) with process N₂ flow •Next boats and repeat process(重复工艺)		厚德博学· 止于至善 优点: —提高反应速率 —降低反应温度：增加1个大气压，氧化温度降低30℃ 缺点: —系统复杂 —安全性问题 —IC制造中不常用		扩散的原理—机理 □ 机理：分子热运动使物质从高浓度区移向低浓度区 □ 热预算·热积存：加热工艺中所用时间和温度乘积 □尺寸越小，热预算越小 □ Oxidation, photolithography(光刻) and oxide etch(刻蚀) □ Pre-deposition: deposit dopant oxide(淀积掺杂氧化物) B₂H₆ + 2 O₂ → B₂O₃ + 3 H₂O 乙硼烷 □ Cap oxidation覆盖氧化层: prevent dopant diffusion into gas phase 防止杂质外扩散 2 B₂O₃ + 3 Si → 3 SiO₂ + 4 B 2 H₂O + Si → SiO₂ + 2 H₂		扩散的原理—特点 □ 掺杂原子在高温条件下扩散快,<i>D₀</i>为常系数，<i>E₀</i>是激活能 <i>D</i> = <i>D₀</i> exp (−<i>E_a</i>/<i>kT</i>) □ 扩散系数和晶向、晶格的完整性、衬底掺杂浓度、掺杂浓度有关 □ 掺杂浓度和结深与温度有关 □ 无法同时单独控制掺杂浓度和结深 □ 20世纪70年代中期被离子注入替代. □各向同性(Isotropic) 掺杂分布 □ 现在仍然用于well(阱) drive-in(推进)	
扩散工艺步骤 □ Pre-deposition(预淀积) —决定进入硅片的杂质总量，800至1100℃ □ Drive-in(推进，驱入) —得到结深和浓度梯度，1000至1250℃ □ Anneal(退火，激活) —杂质原子与硅原子形成共价键		厚德博学· 止于至善		扩散工艺步骤—预淀积 Wafer Clean (清洗晶圆) Drive-in (推进) Oxidation (氧化) Doped Area Patterning (掺杂区域图形化) Etch Silicon Dioxide(刻蚀二氧化硅) Strip Photoresist (剥离光刻胶) Dopant Oxide Deposition(掺杂氧化物淀积) Wafer Clean (清洗晶圆) Dopant Oxide Deposition(掺杂氧化物淀积) Cap Oxidation (覆盖氧化)		厚德博学· 止于至善	
扩散工艺步骤—杂质推进 Oxidation-Enhanced Diffusion (氧化增强扩散) □B、P在O₂气氛下的扩散比N₂气氛下快 —Si-SiO₂界面有较多间隙Si，B、P替换间隙Si，使部分B、P在间隙中扩散，扩散增强 Lateral Diffusion (横向扩散) □As的扩散增强弱于B、P —替位和间隙两种扩散作用相当 □Sb的扩散作用减弱 —替位扩散为主，间隙Si与空位复合，减少空位 □横向扩散通常是纵向结深的75%~85%		厚德博学· 止于至善		扩散工艺步骤—超浅结扩散工艺 Ultra Shallow Junction (USJ，超浅结) Diffusion for Boron USJ Formation(硼扩散超浅结的形成): □小尺寸器件需要超浅结； □B太轻, 离子注入会形成深结； □热扩散可以应用于超浅结； 常用扩散方法 □液态源扩散 □片状源扩散 □固-固扩散 □双温区锑扩散		厚德博学· 止于至善	
传统的退火—离子注入后退火 Post-implantation Annealing □高能离子损伤晶体结构 □非晶电阻率高 □需要额外的能量使原子恢复成单晶结构，例如热能 □单晶晶格位置dopants (掺杂杂质)才能被激活 □单晶晶格位置自由能最低 □原子更倾向于停留在晶格位置 □热能可以为原子进行热运动提供能量 □原子会寻找停留在自由能最低的单晶晶格位置 □温度越高, 退火越快		厚德博学· 止于至善					

传统的退火—回流 厚德博学· 止于至善 缺点 高温化学气相淀积 Ø 化学气相淀积 Ø 外延层淀积 Ø 多晶硅淀积 Ø 氮化硅淀积 □小尺寸器件热预算低 □sub-0.25 μm 器件回流热预算不足 □平坦度不足以满足光刻工艺 □CMP(Cheical Mechanical Polishing) 取代回流	化学气相淀积—介绍 厚德博学· 止于至善 Chemical Vapor Deposition : □气体或蒸汽在衬底表面发生化学反应形成固态产物从而淀积薄膜 . □其他气相产物离开金属薄膜. □IC 制程中常用于metal(金属), Dielectric (介质) 和 silicon硅薄膜淀积. 多晶硅特点 : □高温稳定性 □导电率尚可 □在MOS器件中常用作栅极和局部互连 □在存储器件例如DRAM中用作电容电极.	多晶硅淀积—工艺 厚德博学· 止于至善 Effect of Process (工艺的影响) 氮化硅淀积—工艺 □ Ammonium Chloride(氯化铵, NH₄Cl) — By-product (副产物) — Solid (固体) — 损坏真空泵 □ 替代物: SiH₂[NH(C₄H₉)]₂, 二三丁基氮硅烷, BTBAS — 反应温度(550 ~ 600°C) — 质量高, 台阶覆盖性好 — 不会产生NH₄Cl
--	--	---

快速加热工艺—特点 厚德博学· 止于至善 Rapid Thermal Processing (RTP) RTP 相对于Furnace优势 □升温快, 75 至 200 °C/sec ; 15 °C/min 高温炉升温速度. □减少热预算 · 工艺控制容易. □用作离子注入退火, 硅化物形成 · 氧化物生长, 淀积. 快速加热工艺—RTA □升温速率快(75 至 200 °C/sec) □更高的反应温度(可达1200 °C) □工艺过程更快 □减小杂质扩散 □热预算控制能力强 □晶圆到晶圆均匀性控制能力好	快速加热工艺—RTCVD 厚德博学· 止于至善 RTCVD Process (快速加热 CVD工艺) 新的退火技术—其它退火 □ Laser Annealing(激光退火) — applied in < 45 nm process □ Low Temperature Microwave Annealing (低温微波退火) □ 冲洗退火	快速加热工艺—RTM 厚德博学· 止于至善 RTM Process (快速加热 MOCVD工艺) 新的退火技术—其它退火 □ Laser Annealing(激光退火) — applied in < 45 nm process □ Low Temperature Microwave Annealing (低温微波退火) □ 冲洗退火
--	--	--

p 使用**光敏光刻胶材料**和**可控制的曝光**在硅片表面形成三维图形的过程我们称之为“光刻”，也被称为集成电路的微影技术。

p 图形被转移到光敏光刻胶材料上，为进行刻蚀或离子注入等后续工艺做好准备。

p 形成的光刻胶图形是三维的，因为光刻胶中的图形具有长、宽、高。

u 光刻技术要应用**光敏光刻胶或光刻胶**，它们作为一种聚合可溶解物被涂敷在衬底表面，然后光刻胶被烘焙除去溶剂，下一步再将其用受控的光线曝光。

u **光刻胶**是涂敷在硅表面上的临时性材料，仅仅是为了必要的图形转移，一旦图形完成了刻蚀或离子注入，就要被全部地除掉。

u **投影掩模版（reticle）**是一个石英版，它包含了要在硅片上重复生成的图形。这就好像电影胶片的底版一样。这种图形可能仅包含了一个管芯，也可能是几个。

u **光掩模版（photomask）**常被称为掩模版（mask），并且与投影掩模版一词交换使用。它是一块石英版，包含了对于整个硅片来说确定一工艺层所需的完整管芯阵列。

u 先进的CMOS IC可能需要几十块以上的掩模版用于在管芯上形成多层的图形。每一个掩模版都有独一无二的特别图形或特征图形。

光刻胶及其成份—光刻胶

厚德博学• 止于至善

Photoresist (光刻胶)

- p 感光材料
 - p 临时覆盖在硅片表面
 - p 通过曝光转移设计图形
 - p 对 UV(Ultraviolet, 紫外) 光敏感, 对可见光、黄光不敏感，黄光区
- 一般，人眼可以感知波长在400～760 nm之间的电磁波，能量要满足激活光刻胶并将图形从投影掩模版中转移过来的要求。在半导体制造工艺过程中，典型的光源是**紫外（UV）光源**。

光刻胶及其成份—光刻胶的要求

厚德博学• 止于至善

Requirement of Photoresist (光刻胶的要求)

- p 高分辨率
 - 光刻胶越薄，分辨率越高
 - 光刻胶越薄，抗蚀和离子注入性越差
 - p 抗蚀能力强
 - p 黏附性好
 - p 工艺宽容度
 - 高容许度，例如旋转速度，烘烤温度，曝光量等
- Polymer (聚合物)
 - Sensitizers (感光剂)
 - Solvents (溶剂)
 - Additives (添加剂)

光刻胶及其成份

Solvent (溶剂)

厚德博学• 止于至善

Sensitizers (感光剂)

- 控制或调整光刻胶在曝光过程中的光化学反应。
 - Positive sensitizer (正胶感光剂)
 - 曝光过程中破坏交联结构
 - 从不可溶变成可溶
 - Negative sensitizer (负胶感光剂)
 - 曝光过程中形成交联结构
 - 从可溶变成不可溶
- 溶解聚合物和感光剂,使其悬浮在光刻胶中
 - 使光刻胶通过旋涂容易在晶圆表面得到薄膜, 0.5～3 μm.
 - Positive PR (正胶): 醋酸盐
 - Negative PR (负胶): 二甲苯
- ### Additives (添加剂)
- 各类添加化学物质，例如 dyes(染料) 用来减少反射
 - 控制调整光刻胶的光化学反应，调节分辨率

正胶和负胶

厚德博学• 止于至善

□ Negative Photoresist(负胶)

- 曝光后不可溶
- 显影后, 未曝光部分溶解。
- 便宜

□ Positive Photoresist (正胶)

- 曝光后可溶
- 显影后, 曝光部分溶解
- 分辨率高

负胶的缺点

- 聚合物吸收显影剂,成分主要是 xylene(二甲苯)
- 由于光刻胶膨胀，分辨率变低
- 二甲苯造成环境和安全问题

化学增强式光刻胶

厚德博学• 止于至善

Chemically Amplified Photoresists

- Deep ultraviolet (DUV)深紫外线, 248 nm 或193 nm
 - 光源: excimer lasers(准分子激光)
 - 光强比G-line(436 nm) 和 I-line (365 nm)工艺使用的汞灯的强度低
 - 需要不同的光刻胶
- 通过Catalysis effect(催化作用) 增强光刻胶的有效灵敏度
 - 深紫外光曝光时在光刻胶中形成光酸
 - 在 PEB(Post Exposure Bake, 曝光后烘烤)过程中, 热将驱使光酸扩散增强感光度
 - 酸会去除protection groups(保护基)
 - 显影液去除曝光部分的光刻胶

光刻工艺 Basic Steps (基本步骤)

厚德博学• 止于至善



晶圆清洗

预烘烤和底漆层涂敷
涂胶
软烘
对准
曝光
后烘
显影，硬烘烤和图形检查

晶圆清洗和预处理—清洗

厚德博学• 止于至善

Wafer Clean(晶圆清洗)

- 去除污染物
- 去除微粒
- 减少针孔和其他缺陷，**颗粒导致**
- 增加光刻胶黏附性，**污染物导致**

晶圆清洗和预处理—预处理

厚德博学• 止于至善

Prebake(前烘)

- 脱水烘烤
- 去除晶圆表面的水分
- 改进光刻胶在晶圆表面的粘附性

Primer Coating(底漆涂敷)

- 150～200 °C, 1～2 min
 - 增强光刻胶和晶圆表面的黏附性
 - 最常用六甲基二戊烷 (HMDS)
 - HMDS 蒸汽涂敷先于光刻胶旋转涂敷
 - 光刻胶涂敷前用冷却板对晶圆进行降温,温度会影响光刻胶粘附性和自旋涂敷时的厚度等

光刻胶涂敷和软烘——自旋涂敷 Spin Coating (自旋涂敷) □晶圆放置在有真空吸盘的转轴上 □高速旋转 □液体光刻胶涂在晶圆中心 □由于离心力的作用均匀地散布到整个晶圆表面		厚德博学· 止于至善	光刻胶涂敷和软烘——软烘 Soft Bake(软烘) □蒸发掉光刻胶中大部分的溶剂 · 液态变固态 □增加黏附性 □软烘后, 厚度减少10~20% □过度烘烤: 影响光灵敏度 □烘烤不足: 影响粘附性和曝光效果		厚德博学· 止于至善	光刻胶涂敷和软烘——软烘 Hot Plates □在工业界应用最广泛 □底部加热, 防止表面“crust(硬皮)”现象 □容易嵌入到轨道系统		厚德博学· 止于至善
Viscosity (粘滯性) □影响旋转涂敷的光刻胶厚度 □和光刻胶类型和温度有关 □由于高的粘附性和大的表面张力需要高转速保证均匀性			Soft Bake □Hot plates(加热平板) □Convection oven(对流烤箱) □Infrared oven(红外线烤箱) □Microwave oven(微波烤箱)			对准与曝光 集成电路制造中最关键的步骤 □集成电路制造中光刻设备最贵 (步进式) □最具有挑战的技术 □决定最小特征尺寸 □现在 7 nm 到5 nm		

对准与曝光(工具)		厚德博学· 止于至善	对准与曝光——接近式曝光机 Proximity Printer □~ 10 μm 晶圆上方 □不直接接触 □光刻版寿命长 □光的折射 · Resolution分辨率低: > 2 μm		厚德博学· 止于至善	对准与曝光——曝光光源 Exposure Light Source(曝光光源) □Short wavelength(短波长) □High intensity(高亮度) □Stable(稳定) □High-pressure mercury lamp(高压汞灯) □Excimer laser(准分子激光)		厚德博学· 止于至善
Contact Printer □设备简单 □20世纪70年代的主要光刻设备 □Resolution(分辨率): 可达到亚微米 □光刻版和晶圆直接接触, 会形成Particles(微粒) □Limited mask lifetime(有限的光刻板寿命)			Stepper □先进的IC fabs(工厂)中最常用的光刻工具 □缩小图像提高分辨率 □0.25 μm 甚至更低 □设备昂贵			曝光控制 Exposure Control □曝光取决于光强度和曝光时间 □光强由灯管的电功率控制 □可控调的光强 □经常光强校准		

曝光后烘烤、显影和硬烘——后烘 Post Exposure Bake □光刻胶玻璃转化温度 T_g □烘烤温度高于 T_g , 光刻胶分子热运动 · 使过度曝光和曝光不足的分子重新分布 □光刻胶侧墙平滑 并且可以提高分辨率 □热平台,110 - 130 °C ,1 minute. □同一光刻胶, 后烘比软烘所需温度高. □不充分的后烘无法消除驻波图形 □过度烘烤会导致光刻胶聚合进而影响显影效果		厚德博学· 止于至善	曝光后烘烤、显影和硬烘——硬烘 Hard Bake (硬烘) □蒸发光刻胶中的残余溶剂 □提高光蚀蚀和离子注入的抵抗能力 □增加光刻胶粘附性 □光刻胶流动填针孔 □Hot plate(热平板), 100 ~ 130°C, 1 ~ 2 min		厚德博学· 止于至善	分辨率与景深——分辨率 Numerical Aperture(数值孔径) □ $NA = 2r_0/D$ — r_0 : 透镜的半径 — D : 目标物和透镜之间的距离		厚德博学· 止于至善
Development(显影) □显影溶剂溶解软化部分的光刻胶 □转移光刻版的图形到光刻胶上 □三个步骤: — 显影 — Rinse(冲洗) — Dry甩干			Resolution (分辨率) $R = \frac{K_1 \lambda}{NA}$ □ R (resolution): 可获得的, 重复的最小特征尺寸 □ K_1 : the system constant(系统常数) □ λ : 光的波长 □ NA : 数值孔径 · 透镜收集衍射光的能力			改进分辨率 □增加 NA —更大的透镜, 成本更高 · 不现实 —减小景深 · 制造制备困难 □减小 λ — UV to DUV, to EUV, and to X-Ray — 需要发展光源, 光刻胶和设备 □减小 K_1 — Phase shift mask(相位移掩膜)		

分辨率与景深—景深

Depth Of Focus (DOF, 景深)

□DOF:焦点周围的一个范围，在这个范围内图像连续地保持清晰，这个范围被称为焦深或DOF。

- NA越小, DOF越大
- 更倾向减小λ来增加分辨率

Resolution (分辨率)

$$R = \frac{K_1 \lambda}{NA}$$

- 分辨率增强技术：降低系统常数K₁
- 浸入式光刻技术：相当于减小λ
- 双重、多重图形化技术：降低系统常数K₁

浸入式光刻技术

厚德博学·止于至善

浸没式光刻机工作时并不是把晶圆完全浸没在水中，而只是在曝光区域与光刻机透镜之间充满水。光刻机的镜头（exposure head）必须特殊设计，以保证：1、水随着光刻机在晶圆表面做步进-扫描运动，没有泄露；2、水中没有气泡和颗粒。在193nm波长下，水的折射率是1.44，可以实现 NA 大于1。

去离子水经过进一步去杂质、去气泡（degassing）、恒温之后流入曝光头,填充在晶圆和透镜之间，然后流出光刻机。除了表面张力，曝光头还设计有特殊的风流（air knife），保证水不易从侧面泄漏出去。

双重、三重和多重图形化技术

$$R = \frac{K_1 \lambda}{NA}$$

- 多重图形化技术：等效降低K₁因子
- 双重图形化技术：K_{1, eff}= K₁/2
- N重图形化技术：K_{1, eff}= K₁/N

什么是刻蚀—定义

厚德博学· 止于至善

□ 刻蚀是在半导体工艺中，按照掩模图形或设计要求对半导体衬底表面或表面覆盖薄膜进行选择性的腐蚀或剥离的工艺技术。

□ Selective etch：选择性刻蚀或图形化刻蚀

□ Blanket etch：全局刻蚀

Applications of Etch (刻蚀的应用)

□ IC Fabrication (集成电路制造)

□ Mask making (掩模版制造)

□ Printed electronic board (印刷电路板)

厚德博学· 止于至善

在半导体制造工艺中有两种基本的刻蚀工艺：**干法刻蚀**和**湿法刻蚀**。

干法刻蚀是把硅片表面暴露于气态中产生的等离子体，**等离子体**通过光刻胶中开出的窗口，与硅片发生**物理或化学反应**从而去掉暴露的表面材料。干法刻蚀是亚微米尺寸下刻蚀器件的最主要的方法。

湿法刻蚀中，液体化学试剂以化学反应方式去除硅片表面材料。湿法刻蚀一般只用于尺寸较大的情况下（大于3微米）。目前，湿法腐蚀用来腐蚀硅片上的某些层或用来除去干法刻蚀后的残留物。

厚德博学· 止于至善

刻蚀的应用—湿法刻蚀

Wet Etch Profiles (湿法刻蚀图形)

最小图形尺寸**小于3 μm**，须采用**干法**(等离子体)**刻蚀**

硅表面刻蚀工艺的刻蚀参数有下面一些：

- 刻蚀速率
- 刻蚀剖面
- 刻蚀偏差
- 选择比
- 均匀性
- 残留物
- 聚合物
- 等离子体诱导损伤
- 颗粒污染和缺陷

Selectivity (选择性)

□选择比指的是在同一刻蚀条件下一种材料与另一种材料相比刻蚀速率快多少。
□高选择比意味着只刻除想要刻除的那一层材料。
□ $S = E_t / E_r$ ； E_t ----被刻蚀材料的刻蚀速率； E_r ----掩蔽层材料的刻蚀速率。

刻蚀的均匀性

厚德博学· 止于至善

刻蚀均匀性是一种衡量刻蚀工艺在整个硅片上，或整个一批，或批与批之间刻蚀能力的参数。保持硅片的均匀性是保证制造性能一致的关键。刻蚀工艺必须在刻蚀具有不同图形密度的硅片上保证均匀性。一些时候，刻蚀速率在小窗口图形中较慢，甚至在具有高深宽比的小尺寸图形上刻蚀停止。这种现象我们称之为**微负载效应**。为了提高均匀性，必须把硅片表面的微负载效应减至最小。

厚德博学· 止于至善

负载效应

□ **Macro Loading Effect** (宏观负载效应)

— 开口区域大小不同，刻蚀速度不同

— 主要影响批量刻蚀

□ **Micro Loading Effect** (微观负载效应)

— 较小的**开孔刻蚀速率比大的慢**

— 减小工艺压力可以减小微观负载效应

Over Etch (过刻蚀)

□ 薄膜厚度和刻蚀速率不均匀

□ **Over etch**: 移除残余薄膜

□ **Selectivity**(选择性)：刻蚀材料和衬底

□ RIE(反应离子刻蚀) 采用**光学侦测器**转变主刻蚀到过刻蚀

厚德博学· 止于至善

残留物

Remove Residues (清除残留物)

□ Adequate **over etch** (充足的过刻蚀)

□ 非挥发残留物去除

— 足够的离子轰击

— 适当的化学刻蚀

□ 氧等离子体灰化: 有机残余物

□ 湿法化学清洗: 无机残余物

Applications of Wet Etch (湿法刻蚀应用)

□ 3 μm以下不适用，各向同性
□ High selectivity (高选择性)
□ 速度快，剥离晶圆表面的整面全区薄膜
□ Strip(剥离) 刻蚀: nitride(氮化物), titanium(钛)

氧化物刻蚀—HF

厚德博学· 止于至善

危险：HF具有**腐蚀性**，和皮肤或眼镜接触时无法及时发现，经过24小时后，当HF开始侵入骨头才会感觉到**严重的刺痛**。HF和骨头中的钙反应生成氟化钙，两者最后会中和。

安全常识：把生产厂房内所有的透明液体都当作HF处理，**绝对不要**认为任何液体都是水。如果感觉直接接触了HF就应该**尽快**彻底清洗、告知管理人员并寻求医疗协助。

厚德博学· 止于至善

硅刻蚀— HNO₃、KOH

HNO₃：具有**强腐蚀性**，当浓度高于40%时产生氧化。若与皮肤和眼睛直接接触，会导致**严重的烧伤**并在皮肤下留下**亮黄色斑点**。硝酸气体具有强烈的气味，可造成喉咙不适，甚至**肺积水**（24小时内**死亡**）。

KOH：具有**腐蚀性**，可造成严重烧伤。如果与眼睛接触，可能导致严重的**眼损伤**。
H₃PO₄：一种**无味**液体，具有**强腐蚀性**，若与皮肤和眼睛直接接触，会导致**严重的烧伤**。H₃PO₄气体可造成眼、喉、鼻不适，甚至咳嗽以及眼、皮肤、肺的灼伤。长期接触会腐蚀牙齿。

厚德博学· 止于至善

刻蚀金属

Wet Etching Aluminum(铝)

□ 80% H₃PO₄, 5% CH₃COOH, 5% HNO₃, 10 % H₂O

— HNO₃ 将铝氧化

— H₃PO₄ 移除氧化铝

— CH₃COOH 降低HNO₃的氧化过程

Wet Etching nickel/Titanium (镍/钛)

□ 1:1 H₂O₂ 和 H₂SO₄

— H₂O₂ 氧化 Ni 形成 NiO₂

— H₂SO₄ 移除氧化镍

— H₂O₂ 氧化 Ti 形成 TiO₂

— H₂SO₄ 移除氧化钛

氮化硅刻蚀 — 醋酸

厚德博学• 止于至善

醋酸：腐蚀性和易燃液体，醋酸气体可造成咳嗽、胸痛、反胃和呕吐。

H₂O₂：氧化剂，直接接触会造成皮肤和眼睛的灼伤，H₂O₂气体可造成鼻子和喉咙严重不适。

H₂SO₄：腐蚀性，直接接触会造成皮肤的灼伤，H₂SO₄气体可造成皮肤、眼睛和肺的严重灼伤。

湿法刻蚀的优缺点

□ 优点:

— High selectivity (高选择性)

— 设备便宜

— 批量系统, 高产出

□ 缺点:

— 最小图形尺寸小于3 μm，须采用干法(等离子体)刻蚀

— Chemical hazards (化学危害)

干法刻蚀

厚德博学• 止于至善

干法刻蚀种类很多，包括光挥发、气相腐蚀、等离子体腐蚀等。等离子体刻蚀（也称等离子体干法刻蚀）是集成电路制造中的关键工艺之一，其目的是完整地 将掩膜图形复制到硅片表面。干法刻蚀系统中刻蚀作用是通过化学作用或物理作用或者是化学和物理的共同作用来实现的。

	湿法刻蚀	干法刻蚀
横向刻蚀长度	小于 3 μm 的工艺条件不可接受	很小
刻蚀轮廓	等向性	可控, 从非等向性到等向性
刻蚀速率	高	可接受, 可控
选择性	高	可接受, 可控
设备费用	低	高
产量	高(批量)	可接受, 可控
化学药品使用量	高	低

等离子体刻蚀简介—RIE

厚德博学• 止于至善

□ **RIE**: 结合了化学刻蚀和物理刻蚀

□ **化学刻蚀**选择比高, Isotropic(各向同性)

湿法刻蚀, Dry strip (干法剥离)

□ **物理刻蚀**选择比低, Anisotropic(各向异性), 速率低

Argon sputtering etch (氩溅射刻蚀)

	纯化学刻蚀	RIE	纯物理刻蚀
应用	湿法刻蚀, 剥除, 光刻胶刻蚀	等离子体图形化刻蚀	氦轰击
刻蚀速率	可以从高到低	高, 可控	低
选择性	非常好	可以接受, 可控	很差
刻蚀轮廓	等向性	非等向性, 可控	非等向性
工艺终点	计时或目测	光学测定	计时

等离子体刻蚀简介—刻蚀原理

厚德博学• 止于至善

Damaging Mechanism (损伤机制)

□ 重离子轰击破坏化学键

□ 带有悬浮键的表面原子容易和反应自由基发生反应

□ 刻蚀速率, 纵向>> 横向→ **各向异性**

Blocking Mechanism (阻挡机制)

□ 溅射光刻胶在在底部或侧墙.

□ 离子轰击主要在垂直方向, 去除淀积物

□ 侧墙的淀积物阻碍横向刻蚀→ **各向异性刻蚀**

刻蚀机制及其应用)

纯化学刻蚀	反应离子刻蚀		纯物理刻蚀
	阻挡机制	损伤机制	
无离子轰击	轻微离子轰击	重离子轰击	仅离子轰击
去光刻胶	单晶硅刻蚀	氧化层刻蚀	
去硅化物	多晶硅刻蚀	氮化物刻蚀	溅射刻蚀
去氮化物	金属刻蚀	低k介质层刻蚀	

等离子体刻蚀简介—反应室

□ 桶式刻蚀系统

□ 遥控等离子体刻蚀系统


□ 平行板等离子体刻蚀系统

□ 批量式RIE系统

□ 单片式MERIE, 特征尺寸小

□ 高密度等离子体刻蚀系统, ICP,ECR

单晶硅刻蚀 Single Crystal Silicon Etch Chemistry (单晶硅刻蚀的化学反应)





□ O₂: 侧壁钝化, SiBr_xO_y

□ NF₃, SiF₄: 也可以改善刻蚀轮廓

□ 没有底层, 无法光学信号检测, 以时间来决定反应终点

Polysilicon Etch (多晶硅刻蚀)

□ Cl: 和光刻胶反应, 侧壁polymer(聚合物) 淀积



□ HBr: 侧墙钝化

□ O₂: 提高刻蚀对SiO₂的选择性

Metal Etch (金属刻蚀)

厚德博学• 止于至善

□ 金属一般三层, 金属堆叠结构: TiN/Al•Cu/Ti

□ Cl₂: 主要反应物

□ BCl₃ 或 N₂ 或 CF₄: 侧壁钝化

□ O₂: 改善对氧化层的选择比

□ 主要挑战

— 刻蚀轮廓

— 防止刻蚀残留物

□ PR: Cl 与光刻胶和大气中的H₂O 反应, 形成**HCl, 会刻蚀Al**

— 暴露在大气之前剥离光刻胶

□ CuCl₂: less volatile (不易挥发)

— 物理或者化学方法去除

刻蚀工艺的发展趋势

厚德博学• 止于至善

— 高密度: 增加轰击流量, 低压: 增加平均自由程, 减少散射

— 等离子体均匀性

— FinFET的Si刻蚀

— 刻蚀Si 对氧化物的选择性

— 刻蚀 high-*k* 材料

— 刻蚀 low-*k* 材料

CVD简介—薄膜与反应物

CVD在CMOS工艺中的应用范围

	薄 膜	源 材 料
半导体	Si (多晶结构)	SiH ₄ (硅烷)
	Si (外延结构)	SiCl ₃ H ₂ (二氯硅烷; DCS) SiCl ₃ H (三氯硅烷; TCS) SiCl ₄ (四氯硅烷; Sillet)
介质	SiO ₂ (玻璃)	LPCVD SiH ₄ , O ₂
		PECVD SiH ₄ , N ₂ O
		PECVD Si(OC ₂ H ₅) ₄ (四乙氧基硅烷, TEOS), O ₂
		LPCVD TEOS
	Oxynitride (氮氧化物)	APCVD&SACVD™ TEOS, O ₃ (ozone) SiH ₄ , N ₂ O, N ₂ , NH ₃
导体	Si ₃ N ₄	PECVD SiH ₄ , N ₂ , NH ₃ LPCVD SiH ₄ , N ₂ , NH ₃ LPCVD C ₂ H ₂ -N ₂ -Si (BTBAS)
	W (钨)	WF ₆ (六氟化钨), SiH ₄ , H ₂
	WSi _x	WF ₆ (六氟化钨), SiH ₄ , H ₂
	TiN	Ti[N(CH ₃) ₂] ₄ (TDMAT)
	Ti	TiCl ₄

薄膜生长

淀积膜的过程有三个不同的阶段：

第一步是晶核形成；

第二步聚集成束，也称为岛生长。这是随机的。岛束不断生长，

直到第三步形成连续的膜。

- APCVD是指在大气压下进行的化学气相沉积的方法。系统简单，反应速度快，但是**均匀性比较差，台阶覆盖能力差**，所以一般用于厚的介质淀积。沉积速度极快，约600-1000nm/min。
- 容易发生气相反应，产生污染，质量输运控制淀积速率。

- Low pressure (低压): 0.1 到 1 Torr

— Longer MFP (平均自由程长)

— Good step coverage (阶梯覆盖好) (**相较于APCVD**)

— Good uniformity (均匀性)，成膜致密 (**相较于APCVD**)

— 装片容量大,生长速度快

- 主要用于多晶硅, SiO₂ 和Si₃N₄. 氧化氮化物淀积

- **缺点**：淀积速率低，工艺温度高

表面反应限制机制

- 化学反应速率无法与源材料扩散和吸附速率匹配，源材料积累在表面等待反应。

$$D.R. = C.R. [B] [C] [] \dots$$

- $[B], [C]$: 吸附源材料的浓度

- $D.R.$ 对温度非常敏感

质量传输限制机制

- 化学先驱物吸附到表面立即发生反应，表面等待源材料扩散吸附到表面

$$Deposition\ rate = D\ dn/dx [B] [C] [] \dots$$

- $D.R.$ 对温度不敏感

- 主要由气流速率控制

CVD基本原理—间隙填充

避免空洞的方法

- 大的到达角

- 选择高表面迁移率材料

- 温度高

- 低压，平均自由程长

- 等离子体增强

- 淀积、回刻、再淀积

Sticking Coefficient (黏附系数)

- 黏附系数：当原子或分子与衬底表面发生一次碰撞时，与表面形成化学键并被化学吸附的概率

- 黏附系数越高，表面迁移率越低

电介质薄膜的应用

氧化硅(SiO ₂)	氮化硅(Si ₃ N ₄)
高介电强度, 大于 1×10^7 V/cm	高介电强度, 大于 1×10^7 V/cm
低介电强度, $k \approx 3.9$	高介电强度, $k \approx 7.0$
对水和可移动离子阻挡能力不强(Na ⁺)	对水和可移动离子阻挡能力强(Na ⁺)
对紫外线透明	常规 PECVD 氮化硅对紫外线不透明
能掺杂 P 和 B	—





生长垫底氧化层
沉积氮化硅

刻蚀氮化硅,
氧化硅和硅衬底

生长阻挡
氧化层
CVD USG
槽填充

CMP USG
USG退火

去氮化硅
和氧化硅



电介质薄膜的应用 —PMD/ILD0

- 掺杂氧化物

- P成分越高, 回流温度越低

- PSG 或 BPSG

- **P** (Phosphorus): 捕获 Na离子 (sodium)，降低加热回流温度

- **B** (Boron): 进一步降低回流温度

尺 寸	PMD	平 坦 化	再流动温度
大于 2 μm	PSG	再流动	1100℃
2 ~ 0.35 μm	BPSG	再流动	850 ~ 900℃
0.25 μm	BPSG	再流动 + CMP	750℃
小于 180 nm	PSG 或 USG	CMP	—

电介质薄膜的应用 —PD

Passivation Dielectric

- Nitride(氮化物) 和 oxide(氧化物)

- 氮化物是很好的阻挡层

- 氧化物增加粘附性

- In-situ (临场) PECVD 硅烷氧化硅

电介质薄膜的特性

Dielectric Thin Film

- Refractive index (折射率)

- Thickness (厚度)

- Uniformity (均匀性)

- Stress (应力)

电介质薄膜的特性 —应力 物体由于外因 (受力、湿度、温度场变化等) 而变形时，在物体内各部分之间产生相互作用的内力，以抵抗这种外因的作用，并试图使物体从变形后的位置恢复到变形前的位置。 □不同材料间的失陪 □两类: intrinsic 本质应力和 extrinsic异质应力 □Intrinsic stress: 在薄膜成核与生长时产生 □Extrinsic stress: 薄膜与基底热膨胀系数不同产生		电介质薄膜的特性 —应力 热膨胀系数 $\alpha(\text{SiO}_2) = 0.5 \times 10^{-6} \text{ }^\circ\text{C}^{-1}$ $\alpha(\text{Si}) = 2.5 \times 10^{-6} \text{ }^\circ\text{C}^{-1}$ $\alpha(\text{Si}_3\text{N}_4) = 2.8 \times 10^{-6} \text{ }^\circ\text{C}^{-1}$ $\alpha(\text{W}) = 4.5 \times 10^{-6} \text{ }^\circ\text{C}^{-1}$ $\alpha(\text{Al}) = 23.2 \times 10^{-6} \text{ }^\circ\text{C}^{-1}$ 电介质CVD工艺 ▶ 硅烷和TEOS加热CVD ▶ 硅烷和TEOS PECVD ▶ 电介质回刻 ▶ O₃-TEOS工艺 ▶ SOG ▶ HDP-CVD		硅烷和TEOS加热CVD—硅烷 加热硅烷 CVD 工艺 □SiH₄: SiO₂ 淀积, APCVD 和 LPCVD SiH₄ + 2 O₂ $\xrightarrow{\text{heat}}$ SiO₂ + 2 H₂O 加热硅烷 CVD 工艺 □ APCVD: 稀释的硅烷(3% 在 N₂中) □SiH₄: Si₃N₄ 淀积, LPCVD □ LPCVD: 纯的硅烷 3 SiH₄ + 4 NH₃ $\xrightarrow{900^\circ\text{C}}$ Si₃N₄ + 12 H₂ □ 在先进制程中不常使用	
---	--	---	--	--	--

加热 TEOS CVD 工艺 □TEOS: 高的表面迁移率 Si(OC₂H₅)₄ $\xrightarrow{700^\circ\text{C}}$ SiO₂ + volatile organics □ 利用TMB(三甲氧基硼) 和 TMP(三甲氧基磷) 沉积 BPSG 用于PMD □ 对于IMD，温度太高不适用		硅烷和TEOS PECVD—TEOS PE-TEOS □最常用的介质CVD 工艺 — 低温(400°C)下生长快 — 均匀性好 — 台阶覆盖能力强 □主要用作IMD (USG, FSG) □也用于PMD (PSG, BPSG) 硅烷和TEOS PECVD—TEOS □ 溅射回刻 — 物理的, Ar⁺ — 淀积/刻蚀/淀积 □反应回刻 — 化学的 & 物理的, CF₄ 和 O₂ — 介质表面更平坦 — SOG 回刻		SOG(旋涂硅玻璃) Spin-on Glass (SOG) □类似于光刻胶涂覆和烘烤工艺 □IMD 间隙填充和平坦化 □两种旋涂硅玻璃: — Silicate(硅酸盐) — Siloxane(硅氧烷) 高密度等离子体 CVD (HDP-CVD) □淀积/刻蚀/淀积 间隙填充需要两个反应室 □更窄的间隙需要更多的周期来填充空隙 □同时淀积和溅射刻蚀 □解决方案: HDP-CVD	
---	--	---	--	--	--

RF等离子体清洗 □ 增加 F/C 比例, > 2 □ O 源: N₂O 和 O₂ □ 防止聚合增加清洗效率		远程等离子体清洗 射频等离子体清洗 — Ion bombardment (离子轰击) — 对腔体产生损坏等 □远程等离子体清洗 — 没离子注入 — 对腔体损坏小 — 不会引起温室效应	
---	--	---	--

厚德博学· 止于至善		厚德博学· 止于至善		厚德博学· 止于至善	
p 金属化是芯片制造过程中在绝缘介质薄膜上淀积金属薄膜以及随后刻印图形以便形成互连金属线和集成电路的孔填塞的过程。		Ø 导电薄膜(多晶硅、硅化物、铝、钛、氮化钛、钨、铜、钼)		Ø 导电薄膜—多晶硅	
p 金属线被夹在两个介质绝缘层中间从而形成电整体。高性能的微处理器用金属线在一个芯片上连接几亿甚至几十亿个器件。		Ø 导电薄膜的特性(厚度、均匀性、应力、反射系数、方块电阻)		Aluminum 最常用的金属 导电率第四好	
p 由于需要减小信号的传播延迟，对于现代集成电路的性能来说，微芯片的互连技术已经成为集成电路设计、制造的关键技术。		Ø 导电薄膜—钛		— Silver(银) 1.6 mΩ·cm	
p 超大规模集成电路组件的密度增加，使得互连电阻和寄生电容也会随之增加，因此降低了信号的传播速度。另外，电路组件的密度增加也增加了连线的电流密度，从而导致功耗上升以及芯片散热成为棘手的问题。		Ø 导电薄膜—氮化钛		— Copper(铜) 1.7 mΩ·cm	
		Ø 导电薄膜—钨		— Gold(金) 2.2 mΩ·cm	
		Ø 导电薄膜—铜		— Aluminum(铝) 2.65 mΩ·cm	
				— Heavily doped (重掺杂)	
				□ 通过LPCVD生长 (第5章)	
				导电薄膜—铝应用	
				— Silicide formation (形成硅化物)	
				— TiN formation (形成氮化钛)	
				— Welding layer (焊接层)	
				— Barrier layer (阻挡层)	
				— Wetting layer (浸润层)	

厚德博学· 止于至善		厚德博学· 止于至善		厚德博学· 止于至善	
□减小接触电阻		□阻挡层: 防止W 扩散		□ 优点:	
— Ti 清除O原子		□Adhesion layer(粘附层): 增加 W 在 SiO ₂ 的粘附性		— 电阻率低(1.7 mΩ·cm)	
— 防止形成高电阻率的WO ₄ 和Al ₂ O ₃		□Anti-reflection coating抗反射膜 (ARC): 减少反射		— 高抗电迁徙能力	
□和TiN结合做阻挡层		□防止小丘凸状物产生，控制电迁徙		□ 缺点:	
— 防止W 扩散到沉底		□HKMG (高K金属栅)栅电极		— 和Si氧化物粘附性差	
		□保护有机硅玻璃在Cu工艺中		— 高扩散性	
				— 干法刻蚀难	
				导电薄膜—钽	
				Tantalum	
				□金属栓塞栓在接触和通孔中	
				□PVD Al 合金: 阶梯覆盖差	
				□CVD W: 阶梯覆盖好	
				□PVD Al, 电阻率: 2.9 to 3.3 mΩ·cm	
				□CVD W, 电阻率: 8.0 to 12 mΩ·cm	
				□W: 局部互连和栓塞	
				导电薄膜—钼	
				Mo	
				□防止铜扩散	
				□通过Sputtering deposition (溅射淀积)	
				□ Thickness (厚度)	
				□ Stress (应力)	
				□ Reflectivity (反射率)	
				□ Sheet resistance (薄层电阻，方块电阻)	

金属淀积工艺		金属CVD和PVD工艺简介		金属CVD和PVD工艺简介—PVD	
► 金属CVD和PVD工艺简介		□ 金属 CVD		PVD Methods	
► 金属化工艺流程		— 台阶覆盖好, 薄膜质量差和PVD比较: 栓塞(W/TiN/Ti), 局部互连(WSi ₂)		□Evaporation · 蒸发	
► W, WSi _x 工艺		— CVD Al: 代替W 栓塞		— Filaments (电热丝)	
► Ti/TiN工艺		□ 金属 PVD		— Electron beam(电子束)	
► Al, Al-Cu, Cu工艺		— 薄膜质量好: 互连 (Cu-Al, Cu), 阻挡层(Ti, Ta, TaN), 附着层(TiN), ARC (TiN), 硅化物(TiSi ₂ , CoSi ₂ , NiSi ₂)		□Sputtering · 溅射	
				— DC Diode (直流二极管)	
				— RF Diode (射频二极管)	
				— Magnetron (磁控管)	
				Magnetron Sputtering (磁控管溅射)	
				□最广泛使用的 PVD 系统	
				□凹槽处更多溅射	
				□均匀性好，调整磁铁位置	
				□适当比例的合金靶材，容易淀积合金	
				金属CVD和PVD工艺简介—PVD	
				Sputtering vs. Evaporator	
				氩的应用	
				□Sputtering deposition (溅射沉积)	
				□Sputtering etch (溅射刻蚀)	
				— 去除原生氧化层	
				— 锥化开孔	
				□Patterned etch (图形化刻蚀)	
				— 增强轰击	
				Evaporator	
				薄膜纯度高、均匀性好、单片设备贵	
				杂质	
				均匀性差、批量设备便宜	

金属化工艺流程—接触孔/通孔

Contact/Via Process

- Degas (排气): O₂, H₂O...
 - Pre-clean (预清洗): SiO₂
 - Ti PVD，准直式和金属离子化技术
 - TiN PVD
 - TiN CVD
 - N₂-H₂ 等离子体处理
 - W CVD
- 金属化工艺流程—Cu互连线
- Degas (排气)
 - Pre-clean (预清洗)
 - Ta PVD
 - Cu seed PVD
 - Cu ECP (铜化学电镀法)

Al, Al-Cu, Cu工艺— Al-Cu PVD

- Al-Cu PVD
- (标准工艺):
 - Al-Cu 覆盖在 W 栓塞之上，在 Ti/TiN 淀积之后
 - 淀积温度200°C, 退火之后抗电迁徙能力增强，电阻率降低等
 - (热铝工艺):
 - Al填充接触孔、通孔
 - 减小接触电阻
- 导电薄膜—铜
- 优点:
 - 电阻率低(1.7 mΩ·cm)
 - 高抗电迁徙能力
 - 缺点:
 - 和Si氧化物粘附性差
 - 高扩散性
 - 干法刻蚀难

W, WSi₂工艺— WSi_x CVD

DCS(二氯硅烷)-Based WSi_x

- 淀积速率快
- 阶梯覆盖好
- 更低的氟浓度
- 较少的拉伸应力，张应力
- 更少的薄膜脱落和破裂

Titanium PVD

- 减小接触电阻
- 大晶粒，电阻率低
- 晶圆一般加热到350 °C在淀积过程中来提高表面迁移率和台阶覆盖能力

Al, Al-Cu, Cu工艺— Cu金属化

Copper Seed Layer (铜籽晶层)

- PVD Cu(500 到 2000 Å)
- 提供成核位置用来形成大晶粒Cu和薄膜
- 无籽晶层— 无法淀积, 或淀积质量差，均匀性差
- 图形尺寸小时，由于PVD阶梯覆盖差，无法生长籽晶层
- 可通过CVD和ALD Cu工艺

化学电镀铜(ECP)

- 体淀积，快
- 低温过程
- 兼容和low-*k* 介质

Ti/TiN工艺— TiN PVD

Titanium Nitride PVD

- Ar 和 N₂
- N₂ 在等离子体下分解, 与溅射出来的Ti反应生成
- TiN在靶材上
- Ar⁺ 溅射从靶材表面轰击将其淀积在晶圆表面

Titanium Nitride CVD

- W栓塞的阻挡/附着层
- 更好的侧墙阶梯覆盖能力
- 约(~200 Å) 生长在接触、通孔，PVD Ti/TiN之后

铜电镀

电镀铜金属的基本原理是将具有导电表面的硅片沉浸在**硫酸铜溶液**中，硅片和种子层作为带负电荷的平板或阴极，电连接到外电源。固体铜块沉浸在溶液中并构成带正电荷的阳极。当电流流动时，发生了下面的反应：

Cu²⁺ + 2e⁻ ----- Cu⁰

铜被淀积到了硅片的表面。

Al, Al-Cu, Cu工艺— Cu金属化

大的正向脉冲电流和小的反向脉冲电流交替使用。

- 反向电流移除Cu, 减少洞口处的悬凸物

- 和 dep/etch/dep 工艺相似

本征半导体的导电性能很差。只有在半导体（硅）中加入少量的杂质，使其结构与电性能发生改变，才能够使半导体（硅）成为有用的电材料。我们将这个过程称为半导体掺杂。

在晶片制造中，有两种方法可以向硅中引入杂质元素：**热扩散**和**离子注入**。

Ion Implantation(离子注入)

- p 20世纪70年代中期被引入半导体制造
- p 单独控制掺杂分布(ion energy, 离子能量) 和掺杂浓度(离子束电流和注入时间)
- p 各向异性掺杂分布
- p 获得高浓度掺杂更容易，无需SiO₂掩膜

扩散的原理—特点

厚德博学• 止于至善

- p 掺杂原子在高温条件下扩散快, D_0 为常数， E_0 是激活能 $D = D_0 \exp(-E_a/kT)$
- p 最早用于半导体掺杂,在高温炉中完成，用SiO₂作掩膜 p 掺杂浓度和结深与温度有关
- p 无法同时单独控制掺杂浓度和结深 p 20世纪70年代中期被离子注入替代 p各向同性(Isotropic) 掺杂分布
- p 现在仍然用于well(阱) drive-in(推进)

掺杂的两种方法—两者比较

厚德博学• 止于至善

Diffusion	Ion Implantation
High temperature, hard mask (高温，硬掩膜)	Low temperature, photoresist mask (低温，光刻胶掩膜)
Isotropic dopant profile (各向同性掺杂分布)	Anisotropic dopant profile (各向异性掺杂分布)
Cannot independently control of the dopant concentration and junction depth (不能独立控制掺杂浓度和结深)	Can independently control of the dopant concentration and junction depth (能独立控制掺杂浓度和结深)
Batch process (批量处理)	Both Batch and single wafer process (批量和单晶圆处理均可)

p **机理**：分子**热运动**使物质从高浓度区移向低浓度区

热扩散
扩散是物质的一个基本性质，原子、分子和离子的运动造成由浓度高的地方向浓度低的地方进行扩散。扩散运动是一种微观粒子的热运动，只有存在浓度梯度时，这种热运动才能形成。

离子注入的机制 (两种阻滞机制)

- Ø **阻滞机制**
 - Nuclear stopping** (原子核阻滞)
 - 散射明显
 - 造成晶体结构损伤
 - Electronic stopping** (电子阻滞)
 - 入射离子路径几乎不变
 - 能量转移非常小
 - 晶格结构损伤可忽略
- Ø **离子射程**
- Ø **沟道效应**
- Ø **损伤与退火**

离子注入的优点：
p精确控制杂质含量：能够在很大的范围内精确控制注入浓度； p很好的杂质均匀性：用扫描的方法控制杂质的均匀性；
p对杂质穿透深度有很好的控制：通过控制离子能量来控制穿透的深度，增加了设计灵活性；
p产生单一粒子束：不同的杂质能够被选择注入，高真空环境保证污染的最小；
p低温工艺：注入在小于**125℃**下进行，可以使用不同的掩膜，包括光刻胶；
p注入的离子能穿透薄膜：杂质可以通过薄膜被注入，如氧化物和氮化物。
pMOS管可在栅氧化层形成之后进行。增大了工艺的灵活性与精度；
p无固溶度极限：注入杂质的含量不受硅片固溶度的限制。

沟道效应：当离子注入的方向与靶晶体的某个晶面平行时，将很少受到核碰撞，离子将沿沟道运动，注入深度很深。由于沟道效应，使注入离子浓度的分布产生很长的**拖尾**。

避免沟道效应的办法

- 可使晶体的主轴方向偏离注入方向，使之呈现无定形状态，会发生大量碰撞。偏离的典型值为7°。
- Screen oxide(掩蔽氧化层) SiO₂，与硅氧原子碰撞，进入硅角度分布广
- Pre-amorphous implantation(提前非晶化注入)

损伤与热退火

厚德博学• 止于至善

Rapid thermal process (RTP)，快速热退火广泛用于离子注入后的退火

- **RTA** 速度快(less than a minute,不到一分钟), better **WTW uniformity**(好的晶圆与晶圆之间的均匀性), better **thermal budget control**(好的热预算控制), 和minimized the dopant **diffusion**(使杂质扩散最小化)

离子束系统

厚德博学• 止于至善

Ion Implantation: Beam line (离子束)

- Ion source (离子源)
- Extraction electrode (抽取电极)
- Analyzer magnet (磁分析仪)
- Post acceleration (后端加速)
- Plasma flooding system (等离子体注入系统)
- End analyzer (终端分析仪)
- 热灯丝离子源；热电子使掺杂物原子分解离子化
- 射频离子源
- 微波离子源

离子束系统

厚德博学• 止于至善

Charging Effect (电荷效应),离子注入将正电荷带入晶圆从而晶圆表面排斥正电子造成射线放大和不均匀的离子注入。

Wafer Handling (晶圆处理)

- 离子束直径：~25 mm (~1英寸),
- 晶圆直径：300 mm (12英寸) 或者更大
- 需要移动电子束或者晶圆或者都移动完成整个晶圆的离子束扫描
 - Spin wheel(转轮)
 - Spin disk(转盘)
 - Single wafer scan(单个晶圆扫描)

CMOS中的应用

□Well Implantation (阱区注入)

□*V_T* Adjust Implantation(阈值调整注入)

□ **L**ightly **D**oped **D**rain (LDD) Implantation (轻掺杂漏注入)

□S/D Implantation (源、漏注入)

其他的应用

厚德博学· 止于至善

□ 光刻胶硬化

□ 图形化磁碟

□ 制造EUV光刻板

□ 制造太阳能电池

Wafer charging(晶圆带电)

□Particle contamination(离子污染物)

□Elemental contamination(元素污染物)

离子注入的问题

离子注入的问题

Wafer Charging
(晶圆带电)

□栅氧击穿

□临街电场强度SiO₂: ~10 MV/cm

□100 Å 后的氧化层在~2×10¹³ cm⁻² 的电荷情况下击穿

(元素污染物)

□⁹⁴Mo⁺⁺ 和 ¹¹BF₂⁺, 相同的质荷比 · m/e = 49

□²⁸N⁺⁺ 和 ²⁸Si⁺,相同的质荷比(m/e = 28)

□⁷⁵As⁺ 和 ⁷⁴Ge⁺ 或 ⁷⁶Ge⁺, ³¹P⁺ 和¹¹BF₂⁺,非常接近的质荷比

离子注入的发展趋势

□ Ultra shallow junction (USJ, 超浅结)
—— 0.05 μm, p-type 结


—— 0.1 keV, B₁₀H₁₄, B₁₈H₂₂, C₂B₁₀H₁₂

Silicon on insulator (SOI) · 绝缘体上硅


□ Plasma immersion ion implantation (PIII, 等离子体浸没离子注入)

平坦化的意义—平坦化的定义

厚德博学· 止于至善




平坦化的意义—平坦化的定义



平坦化的意义—不平坦化的问题

厚德博学· 止于至善



平坦化的意义—不平坦化的问题

平坦化工艺的发展—回流

厚德博学· 止于至善

Thermal Flow (回流) · 加热到1000℃ · BPSG变软 · 由于表面张力开始流动

- 温度超过1100 °C · 未掺杂的 silicate glass (USG · 硅玻璃)变软 · 由于表面张力作用开始流动
- PSG 和 BPSG 在更低的温度(900 °C)开始变软
- Phosphorus(磷) 可以俘获sodium(钠)
- PSG 和 BPSG 常用作pre-metal dielectric (PMD) · 后面不适用
- 掺杂浓度高问题：P：金属腐蚀；B:表面缺陷

缺点

厚德博学· 止于至善

- 小尺寸器件热预算低
- sub-0.25 μm 器件回流热预算不足
- 平坦度不足以满足光刻工艺
- CMP(Chemical Mechanical Polishing) 取代回流

20世纪70年代后期出现了多层金属技术。然而表面的起伏不平成为图形制作的严重障碍。直到20世纪80年代后期 · IBM公司开发出了化学机械平坦化 · (chemical mechanical planarization · CMP) 的全局平坦化方法 · 才使得现代超大规模集成电路工艺能够不断进行 · 发展。到20世纪90年代 · CMP的成熟应用使铜互连线成为可能。

平坦化的意义—平坦化的优点

厚德博学· 止于至善

IMD1平台化 · 不会出现金属侧壁减薄现象
表面平整, 极小的CD损失, 很短的过刻蚀
平坦化工艺的发展(平坦化方法)

- Thermal flow (回流)
- Sputtering etchback (溅射回刻)
- Photoresist etchback (光刻胶回刻)
- SOG etchback (旋涂硅玻璃回刻)
- CMP (Chemical Mechanical Polishing · 化学机械研磨 · 平坦化)

平坦化工艺的发展—CMP

厚德博学· 止于至善

CMP优点

□CMP 减少缺陷密度, 提高成品率
— 较少薄膜淀积 · 光刻和刻蚀过程中技术问题
□CMP 可能会引入缺陷;划痕、残留物、分层等
— CMP后需结合适当的清洗技术

CMP应用

- STI 形成 · 移除USG薄膜
- 介质(PMD, IMD) 平坦化
- W栓塞
- 多晶硅栓塞在DRAM中
- Cu金属化工艺

CMP工艺设备和研磨浆

厚德博学· 止于至善


化学机械平坦化 (CMP) 是一种表面
全局平坦化技术 · 它通过硅片和一个抛光头之间的相对运动来平坦化硅片表面 · 在硅片和抛光头之间有磨料 · 并同时施加压力。
CMP设备也常称为抛光机。

CMP工艺设备

- 研磨衬垫：硬度、多孔性、填充性、表面形态结构
- 研磨头：主体、固定环、装载薄膜、向下推进系统
- 垫片调整器：确保衬垫粗糙度不变
- 研磨浆：氧化物 · 金属研磨

研磨头

厚德博学· 止于至善



研磨浆 $\text{SiCl}_4 + 2\text{H}_2 + \text{O}_2 \rightarrow \text{SiO}_2 + 4\text{HCl}$

厚德博学· 止于至善

- 氧化物研磨浆：二氧化硅粒子的胶状悬浮液
- 添加物：KOH或者NH₄OH, PH 10-12, 硅胶
- 氧化铈 (CeO₂) ,高的形貌选择比 · 避免蝶化效应
- 氧化硅CMP的基本机理是磨料中的水与氧化硅反应生成氢氧键 · 降低了氧化硅的硬度 · 机械强度和化学耐久性。抛光过程中 · 在硅片表面会由于摩擦而产生热量 · 这也降低了氧化硅的硬度。这层含水的软表层氧化硅被磨料中的颗粒机械的去掉。

研磨浆厚德博学· 止于至善

金属抛光：
金属CMP的机理与氧化硅抛光的机理不同。磨料与金属表面接触并**氧化**它，然后这层金属氧化物被磨料中的颗粒机械地磨掉。一旦这层氧化物去掉，磨料中的化学成分就氧化新露出的金属表面，然后又被机械地磨掉，这一过程就这样重复进行。

研磨浆	移除速率
□ PH值可调的氧化铝悬浮物	$R = K_p \cdot p \cdot \Delta v$
□ W研磨液：PH 2-4; WO ₃	P是研磨压力，K _p 是普兰斯顿常数，ΔV
□ 铝与铜研磨液：Al:H ₂ O ₂ 做氧化剂;Cu选择较多	是晶圆和衬垫的相对速度

选择比厚德博学· 止于至善

□ 高密度图形，选择比低

□ 图形密度效应：图形间距窄的区域，即高图形密度区域，通常比**宽图形间距区域的抛光速度快**。小而孤立凸出的图形在平坦化过程中承受较大的压力，抛光速度较快。

缺陷

蝶化效应：选择比高

终点检测

在CMP工艺中，CMP设备要有检测到把材料磨到一个正确厚度的能力。目前最常用的原位终点检测方法是**电机电流终点检测**和**光学终点检测**。

CMP技术的特点厚德博学· 止于至善

CMP技术的优点：
1.能获得全局平坦化；
2.各种各样的硅片表面能被平坦化；
3.在同一次抛光过程中对平坦化多层材料有用；
4.允许制造中采用更严格的设计规则并采用更多的互连层；
5.提供制作金属图形的一种方法（铜互连工艺）。
6.由于减小了表面起伏，从而能改善金属台阶覆盖；
7.能提高亚微米器件和电路的可靠性、速度和成品率；
8.CMP是一种减薄表层材料的工艺并能去除表面缺陷；
9.不使用在干法刻蚀工艺中常用的危险气体。

1.CMP技术的缺点：
2.CMP技术对工艺变量控制要求高；
3.CMP引入的新的缺陷影响成品率；
4.CMP技术需要配套工艺技术来进行工艺控制和测量