

Hardwarenahe Softwareentwicklung ARM, Cortex-M7, STM32H743, Leguan

V5.1, © 2023 roger.weber@bfh.ch

Lernziele

Sie sind in der Lage:

- ▶ Die Architekturen von ARM, Cortex-Mx und STM32H743 zu erklären.
- ► Register und Betriebsmodi eines Cortex-Mx zu erklären.
- Den Schaltplan des Leguan-Boards mit einem STM32H743 zu analysieren.



Inhaltsverzeichnis

- 1. ARM Übersicht und Architektur
- 2. Cortex-Mx Übersicht und Architektur
- 3. STM32H743
- 4. Core Register, Program Status Register, Statusbits
- 5. Datenformate, Speichermodell
- 6. Leguan-Board

ARM Übersicht und Architektur

Vorteile der ARM-Architektur

Alles, was sich Entwickler*innen wünschen:

- peringer Leistungsaufnahme für hohe Rechenleistung
- preiswert
- viele Silizium-Hersteller
- in der Industrie weit verbreitet
- viele und gute Tools
- gute Dokumentation
- guter Support




Eigenschaften der ARM-Architektur

Reduced Instruktion set

- ► Typische RISC Architektur:
 - Grosse Registerbank
 - Load/Store Architektur
 - Orthogonaler Befehlssatz
- ARM-spezifische Eigenschaften
 - ALU + Barrel Shifter in 1 Instruktion
 - Bedingte Befehlsausführung
 - 32-Bit ARM Instruktionen sowie 16-Bit Thumb(-2) Instruktionen
- Effizientes Interrupt-Subsystem


Versionen der ARM-Architektur



The Evolution of ARM Processor Architecture.

Cortex-Mx Übersicht und Architektur

Die ARM Cortex-Mx Microcontroller-Familie



Quelle: Joseph Yiu

Vorteile

- Technische Vorteile:
 - **Low-Power:** Energieeffizientes Core-Design
 - Einfaches, gut konfigurierbares Interrupt-System
 - Einfach skalierbar
 - Optimiert f
 ür die Programmiersprache C
- Organisatorische Vorteile:
 - ► Angebot an **Chips und Tools** auf dem Markt
 - Viele OS und Libraries einsetzbar
- Finanzielle Vorteile:
 - ► Hohe **Rechenleistung** für tiefen Preis
 - Verbreitet, Wissen vorhanden

Architekturen Monoch Weniger als M3


- Cortex-M3:
 - 3-stufige Pipeline
 - ► Harvard-Architektur on-chip
 - Linearer Adressraum, 32-Bit Adressen (4GB Memory Space)
 - NVIC Interrupt Controller
- Cortex-M4 unterstützen zusätzlich folgende Funktionen:
 - ► SIMD Single Instruction Multiple Data Mustroktion 4x8bit wird selter verwende
 - MAC (Multiply-Accumulate)
 - Single Precision FPU optional
 - ► MPU optional ca. 200 MHZ
- ► Cortex-M7 unterstützen zusätzlich folgende Funktionen:
 - ► L1 Cache
 - Single Precision FPU, optional double precision
 - 6-stufige Pipeline
 - MPU optional
 - Taktfrequenz bis 1 GHz

STM32H743


Eigenschaften

- ARM Cortex-M7 32-bit CPU und MPU
- ► Clock bis 480 MHz, 1027 DMIPS/ 2.14 DMIPS/MHz
- Bis 2 MByte Flash
- Bis 1 MByte SRAM
- Double Precision FPU
- L1 Cache mit 16Kb data und 16kB instruction cache
- Memory Controller für externe Speicher: SRAM, SDRAM, NOR/NAND Flash
- > 3x16-bit, 3,6 MSPS A/D-Wandler
- 2x12-bit D/A-Wandler (1 MHz)
- 4 DMA Controller
- ▶ Bis 22 Timers: 16-bit und 32-bit, Watchdog, RTC
- Debugging: Serial Wire Debug (SWD) & JTAG, 4-Kbyte Embedded Trace Buffer
- ► Bis zu 168 I/O Ports (GPIO) General Purpose la and Output
- ► 4 x I2C, 4 USART / 4 UART, 6 SPI, 2 x CAN, USB 2.0, 10/100 Mbit/s Ethernet

Blockdiagramm



Pinbelegung



A STANSFELL STATE OF SIGNATURE STATE SIGNATURE SIGNATURE

Quelle: STM32H743 Datasheet

Core Register, Program Status Register, Statusbits

Registermodell


- Register bilden die Schnittstelle zwischen der Hardware (CPU, Hardware-Peripherie) und der Software.
- ► Registerbank bei der CPU: 16 Core Register (r0 bis r15) + xPSR + Exception-Masks. Zugriff nur über Assembler möglich.
- ➤ SFR (Special Function Registers) Memory-Mapped für den Zugriff auf die Hardware-Peripherie.

Core Registers, gemäss ARM Architecture Procedure Call Standard

Register	Beschreibung	
r0 bis r12	Applikation, gemäss AAPCS	
SP (r13)	Stack Pointer (SP_main, SP_process)	
LR (r14)	Link Register Arm Sorth Isch	
PC (r15)	Program Counter	
APSR	Application Program Status Register	
IPSR	Interrupt Program Status Register	
EPSR	Execution Program Status Register	
PRIMASK	Exception Mask Register	
FAULTMASK	Fault Mask	
BASEPRI	Base Priority Mask	
CONTROL	special-purpose CONTROL register	

Program Status Register (PSR)

Darstellung des aktuellen Zustands des Prozessors



- Statusbits (Condition Flags): N, Z, C, V, Q Salvaljus
- Greater-Than or Equal Flags (GE)
- If-Then Instruction Status bits (ICI/IT)
- Thumb-State (T) (immer 1)
- Exception Number
- xPSR = APSR | IPSR | EPSR


Statusbits (Condition Flags)

- ▶ Werden bei Vergleichen oder Operationen durch die ALU aktualisiert (S-Suffix).
- ▶ Bedingte Sprungbefehle werden immer abhängig von den Statusbits durchgeführt.
- Beispiele:


Statusbits (Condition Flags)

Flag	Flag Name	Beschreibung
N	Negative	Vorzeichenbehaftete Zahlen (signed): N-Bit als Vorzeichen interpretiert. negative Zahlen $ o$ N-Bit gesetzt (1) positive Zahlen $ o$ N-Bit gelöscht (0).
Z	Zero	Z-Bit gesetzt a) Resultat einer ALU-Operation war Null b) Vergleichen von zwei identischen Werten
С	Carry	C-Bit Additionen: bei Überlauf gesetzt Subtraktion: bei Unterlauf gelöscht Shift-Operationen: letztes Bit der Operation
V	Overflow	V-Bit gesetzt: Überlauf von vorzeichenbehafteten Zahlen
Q	Saturation	Q-Bit gesetzt: Überlaufbegrenzung (Saturation)

Zahlenkreis vorzeichenloser Dualzahlen




Zahlenkreis vorzeichenbehafteter Dualzahlen



Datenformate, Speichermodell

Datenformate

- ▶ Daten werden im "little-endian Format" abgelegt (tieferwertige Bytes auf tieferen Adressen).
- ARM-Prozessoren ab Architektur Version v4 unterstützen folgende Datenformate:
 - signed und unsigned Byte (8 Bit, char)
 - signed und unsigned Halfword (16 Bit, short int)
 - signed und unsigned Word (32 Bit, long int)
- ALU-Operationen verarbeiten immer 32-Bit.
- ▶ Datentransfer-Befehle (Load und Store) mit Byte, Halfword und Word \rightarrow "Sign extend".



Byte-Speichermodell

Adresse

n	Byte 0	
n + 1	Byte 1	
n + 2	Byte 2	
n + 3	Byte 3	

Halfword-Speichermodell


Adresse		
n	Halfword 0	low Byte Halfword 0
		high Byte Halfword 0
n + 2	Halfword 1	low Byte Halfword 1
		high Byte Halfword 1

Word-Speichermodell

Adresse		
n	Word 0	lowest Byte Word 0
		highest Byte Word 0
n + 4	Word 1	lowest Byte Word 1
		Highest Byte Word

Leguan-Board

Blockschaltbild Leguan



Memory-Map Cortex-Mx

Gesamter Adressbereich

		E40 Mb. 4-
0xFFFF	E.E.E.E.	512 Mbyte
		Block 7
0xE000	0000	Cortex-M4's internal peripherals
0xDFFF	FFFF	512 Mbyte
		Block 6
0xC000	0000	Not used
0xBFFF	FFFF	512 Mbyte
		Block 5
0xA000	0000	FSMC registers
0x9FFF	FFFF	512 Mbyte
		Block 4
0x8000	0000	FSMC bank 3 & bank 4
0x7FFF	FFFF	512 Mbyte
		Block 3
0×6000	0000	FSMC bank 1 & bank 2
0x5FFF	FFFF	512 Mbyte
		Block 2
0x4000	0000	Peripherals
0x3FFF	FFFF	512 Mbvte
		Block 1
0x2000	0000	SRAM
0x1FFF	FFFF	512 Mbyte
		Block 0
0x0000	0000	Code

Peripherie

/	0x5FFF	FFFF	Reserved
/	0x5006	0000	Reserved
/	0x5006	OBFF	ALIDO
	0x5000	0000	AHB2
	0x4FFF	FFFF	
	0x4008	0000	Reserved
	0x4007	FFFF	
	0x4002	0000	AHB1
	0x4002		
	0x4001	6000	Reserved
	0x4001	6BFF	APB2
	0x4001	0000	AI DZ
	0x4000	FFFF	December
	0x4000	8000	Reserved
	0x4000	7FFF	
\	0x4000	0000	APB1

Memory-Map Leguan und STM32H743



Memory-Map Leguan Peripherie


Adressbereiche Peripherie:

- 0xC000 0000 bis 0xC000 0003: LCD Interface
- ► 0xC800 0000 bis 0xC800 0001: FPGA Reset
- ► 0xC800 0010 bis 0xC800 001F: 7-Segment Anzeige
- ▶ 0xC800 0020 bis 0xC800 003F: Button, Joystick, Dipswitch
- 0xC800 0400 bis 0xC800 05FF: RGB Array, line based
- 0xC800 0600 bis 0xC800 07FF: RGB Array, pixel based

Zudem über GPIO angeschlossen:

- GPIO-In: Button ganz rechts: PD11
- ► GPIO-Out: Dezimalpunkt 7-Segment ganz rechts: PB15

Externes SDRAM



Signal	Kurzbeschreibung
/CS	Chip-Select (Input): Aktiv "low" um den SDRAM- Baustein zu aktivieren.
/WE	Write Enable (Input): Aktiv "low" wenn Daten ins SDRAM geschrieben werden.
/RAS	Row Adress Strobe (Input), auf dem Adressbus befindet sich die Row-Address.
/CAS	Column Adress Strobe (Input), auf dem Adressbus befindet sich die Column-Address.
CLK	Clock (Input)
CKE	Clock Enable (Input)
DQx	Datenleitungen (Input / Output)
A×	Adressleitungen (Input)
ВАх	Bank Select (Input)
DQML	Lower Byte, Input/Output Mask
DQMH	Upper Byte, Input/Output Mask