

Fakultät für Elektrotechnik und Informationstechnik Institut für Grundlagen der Elektrotechnik und Elektronik

Professur für hochparallele VLSI-Systeme und Neuromikroelektronik

# BELEGARBEIT SCHALTKREIS- UND SYSTEMENTWURF

#### Timo Nicolai

Login: niti17

Studiengang: Informationssystemtechnik

Matrikelnummer: 4048209

1. Dezember 2018

Betreuer

Dr.-Ing. Sebastian Höppner

#### Selbstständigkeitserklärung

Hiermit versichere ich, dass ich die vorliegende Arbeit mit dem Titel *Belegarbeit Schaltkreis-* und *Systementwurf* selbstständig und ohne unzulässige Hilfe Dritter verfasst habe. Es wurden keine anderen als die in der Arbeit angegebenen Hilfsmittel und Quellen benutzt. Die wörtlichen und sinngemäß übernommenen Zitate habe ich als solche kenntlich gemacht. Es waren keine weiteren Personen an der geistigen Herstellung der vorliegenden Arbeit beteiligt. Mir ist bekannt, dass die Nichteinhaltung dieser Erklärung zum nachträglichen Entzug des Hochschulabschlusses führen kann.

Dresden, 1. Dezember 2018

Timo Nicolai

# **INHALTSVERZEICHNIS**

1	Einleitung	4								
2	Beschreibung des Algorithmus  2.1 Die LUP-Dekomposition	<b>5</b> 5 6 8 8 9								
3	3.2 Datenfluss-Analyse 3.3 Datenpfad 3.4 FSM 3.4.1 Registertransferfolge 3.4.2 Zustandsübergangsdiagramm 3.4.3 Realisierung	12 14 14 18 18 18 20 23								
4 5	4.1 Einleitung	24 24 24 25 30								
6	6 Quellcode-Listings           6.1 Python									
Δr	Annendix: Verzeichnisse									

# 1 EINLEITUNG

Die vorliegende Belegarbeit beschreibt den Entwurf einer digitalen Schaltung, welche die LUP-Dekomposition für beliebig große quadratische Matrizen realisiert. Der Algorithmus entstammt der linearen Algebra, er kann unter anderem eingesetzt werden, um lineare Gleichungssysteme zu lösen und Matrizen zu invertieren.

Im Folgenden wird zunächst die Funktionsweise des Algorithmus erläutert. Anschließend wird schrittweise der Entwurf einer entsprechenden Hardwareimplementierung beschrieben, welche aus den Hauptkomponenten Finite State Machine, Kontrolllogic und Datenpfad zusammengesetzt ist. Folgend wird mittels Simulation die Funktionsweise der FSM und anhand konkreter Bespiele die Korrektheit der Gesamtimplementierung verifiziert. Eine RTL-Synthese konnte mit den in der Praktikumsanleitung dargestellten Schritten aufgrund technischer Probleme leider nicht realisiert werden. Anschließend findet eine Zusammenfassung und Wertung der Arbeit statt, im letzten Kapitel sind dann Verilog Quellcode für die Verhaltensbeschreibung einzelner Schaltungskomponenten und für genutzte Testbenches sowie Python Quellcode der Referenzimplementierung und weiterer Hilfsprogramme aufgeführt. Im Anhang befinden sich Abbildungs-, Tabellen- und Literaturverzeichnis.

Das Projekt hat den Namen *LUP\_Decomp* und ist in Cadence Virtuoso als gleichnamige Library gespeichert. Die Referenzimplementierung und weitere Skripte befinden sich im run-Verzeichnis .../sim/LUP\_Decomp\_Top\_tb/mem.

# 2 BESCHREIBUNG DES ALGORITHMUS

#### 2.1 DIE LUP-DEKOMPOSITION

#### **2.1.1 PRINZIP**

Die LUP-Dekomposition<sup>1</sup> ist ein Algorithmus, welcher einer nicht singulären  $N \times N$  Matrix A drei Matrizen L, U und P zuordnet, sodass die Gleichung

$$PA = LU (2.1)$$

erfüllt ist und L bzw. U die folgende Form haben:

$$L = \begin{pmatrix} 1 & 0 \\ I_{2,1} & 1 & & \\ I_{3,1} & I_{3,2} & \ddots & \\ \vdots & \vdots & \ddots & \ddots & \\ I_{N,1} & I_{N,2} & \cdots & I_{N,N-1} & 1 \end{pmatrix} \qquad U = \begin{pmatrix} u_{1,1} & u_{1,2} & \cdots & u_{1,N} \\ u_{2,2} & \cdots & u_{2,N} \\ \vdots & \vdots & \ddots & \ddots & \\ \vdots & \vdots & \ddots & \ddots & \\ 0 & & u_{N,N} \end{pmatrix}$$

L ist also eine untere Dreiecksmatrix, bei der alle Einträge auf der Hauptdiagonalen eins sind.
 U ist eine obere Dreiecksmatrix.

Weiterhin ist P eine  $N \times N$  Permutationsmatrix, d.h. in jeder Reihe und Spalte von P ist jeweils ein Eintrag eins und alle anderen sind null.

Die LUP-Dekomposition hängt mit dem Gaußschen Eliminationsverfahrens zur Lösung von linearen Gleichungssystemen zusammen. Mit diesem lassen sich Gleichungssysteme der Form

$$\mathbf{A}\mathbf{x} = \mathbf{b} \tag{2.2}$$

lösen (Ist A quadratisch existiert eine Lösung dabei nur, wenn A nichtsingulär d.h.  $det(A) \neq 0$  ist und somit  $A^{-1}$  existiert). Hierzu wird zunächst die sogenannte erweiterte Koeffizientenmatrix gebildet:

$$\begin{pmatrix} \mathbf{A} \mid \mathbf{b} \end{pmatrix} = \begin{pmatrix} a_{1,1} & \dots & a_{1,N} \mid b_1 \\ \vdots & \ddots & \vdots & \vdots \\ a_{N,1} & \dots & a_{N,N} \mid b_N \end{pmatrix}$$

Diese wird dann mit der bekannten Vorgehensweise durch elementare Zeilenuformungen in obere Dreiecksform gebracht. Dabei kann es unter Umständen nötig sein, Zeilen zu vertauschen. Zum Beispiel kann im ersten Umformungsschritt für  $a_{1,1} = 0$  die erste Reihe nicht zur Elimination der übrigen Elemente in der ersten Spalte ( $a_{2,1}$  bis  $a_{N,1}$ ) verwendet werden, sie muss daher mit einer beliebigen anderen Reihe i mit  $a_{i,1} \neq 0$  vertauscht werden. Für Software/Hardware-Implementierungen kann das Vertauschen von Reihen in diesem Beispiel auch

<sup>&</sup>lt;sup>1</sup>Die Beschreibung und Implementierung des Algorithmus orientieren sich an der Darstellung in [COR01].

für  $a_{1,1} \neq 0$  sinnvoll sein, da die numerische Stabilität des Algorithmus hier für  $|a_{i,1}| > |a_{1,1}|$  verbessert werden würde (Ähnliches gilt für die LUP-Dekomposition, wobei der konkrete Grund bei der detaillierten Betrachtung des Algorithmus deutlich werden wird).

Nach Bilden der Dreiecksform lassen sich die Komponenten des unbekannten Vektors x dann durch rekursives Lösen der modifizierten Gleichungen "von unten nach oben" mithilfe von Rückwärtseinsetzen bestimmen.

Die durch die LUP-Dekomposition von  $\boldsymbol{A}$  erhaltene Matrix  $\boldsymbol{U}$  enthält nun genau die Werte, welche bei Durchführung des Gaußschen Eliminationsverfahrens mit Reihentausch zur numerischen Stabilisierung im linken Teil der erweiterten Koeffizientenmatrix übrig bleiben würden. Zusätzlich werden in  $\boldsymbol{L}$  konzeptionell die einzelnen Eliminationsschritte festgehalten, sodass dann zum Beispiel Gleichungssysteme der Form (2.2) nicht nur für einen speziellen Vektor  $\boldsymbol{b}$ , sondern für alle denkbaren gelöst werden können.

Der Algorithmus lässt sich konkret so implementieren, dass die Eingabe-Matrix  $\boldsymbol{A}$  in einer Reihe rekursiver Berechnungsschritte so modifiziert wird, dass sie nach Ablauf des Algorithmus die Elemente von  $\boldsymbol{L}$  (abzüglich der Einsen auf der Hauptdiagonale) und  $\boldsymbol{U}$  in folgender Form enthält:

$$\mathbf{A'} = \begin{pmatrix} u_{1,1} & u_{1,2} & \dots & u_{1,N} \\ I_{2,1} & u_{2,2} & \dots & u_{2,N} \\ I_{3,1} & I_{3,2} & \ddots & \vdots \\ \vdots & \vdots & \ddots & \vdots \\ I_{N,1} & I_{N,2} & \dots & I_{N,N-1} & u_{N,N} \end{pmatrix}$$

$$(2.3)$$

Die Permutationsmatrix P ergibt sich dabei gerade so, dass Gleichung (2.1) erfüllt ist. Damit wird das Vertauschen von Reihen von A während des Ablaufes des Algorithmus berücksichtigt.

Mit den erhaltenen Matrizen kann man nun zum Beispiel leicht lineare Gleichungssysteme der Form (2.2) lösen. Dabei folgt mit (2.1):

$$PAx = Pb$$

$$\Rightarrow LUx = Pb \tag{2.4}$$

Die Gleichung (2.4) kann durch die spezielle Form von L und U leicht durch zweimaliges rekursives Lösen mit Rückwärtseinsetzen gelöst werden:

$$Ly = Pb \rightarrow \text{nach y auflösen}$$
  
 $Ux = y \rightarrow \text{nach x auflösen}$ 

#### 2.1.2 EIN ANSCHAULICHES BEISPIEL

Vor der detaillierten Beschreibung der Implementierung des Algorithmus soll nun zunächst anhand eines Beispiels ein Gefühl für dessen Arbeitsweise entwickelt werden. Es wird dabei die untenstehende Matrix  $\boldsymbol{A}$  betrachtet. Hierbei ist  $\boldsymbol{\pi}$  eine Repräsentation von  $\boldsymbol{P}$  als Zeilenvektor: Hat das Element in der iten Spalte von  $\boldsymbol{\pi}$  den Wert j, so ist in  $\boldsymbol{P}$  das Element  $p_{i,j}$  eins und für alle  $k \neq j$  mit  $1 \leq k \leq N$  gilt  $p_{i,k} = 0$ . Somit entspricht  $\boldsymbol{\pi}$  zu Beginn des Algorithmus der  $3 \times 3$  Einheitsmatrix.

$$A = \begin{pmatrix} -1 & -2 & 2 \\ -8 & 2 & 4 \\ -5 & -5 & -6 \end{pmatrix} \qquad \pi = \begin{pmatrix} 1 & 2 & 3 \end{pmatrix}$$

Im ersten Schritt wird ein sogenanntes Pivotelement bestimmt, dieses ist das betragsgrößte Element der ersten Spalte von  $\boldsymbol{A}$ . Das Pivotelement ist hier die -8. Es wird nun die erste Zeile von  $\boldsymbol{A}$  mit der das Pivotelement enthaltenden Zeile i vertauscht, hier gilt i=2. Gleichzeitig wird  $\pi$  aktualisiert, indem der Eintrag in der ersten Spalte von  $\pi$  mit dem in der iten Spalte vertauscht wird.

$$A = \begin{pmatrix} -8 & 2 & 4 \\ -1 & -2 & 2 \\ -5 & -5 & -6 \end{pmatrix} \qquad \pi = \begin{pmatrix} 2 & 1 & 3 \end{pmatrix}$$

Anschließend werden alle Elemente in der ersten Spalte von A (außer dem Pivotelement selbst) durch das Pivotelement dividiert.

$$\mathbf{A} = \begin{pmatrix} -8 & 2 & 4 \\ 1/8 & -2 & 2 \\ 5/8 & -5 & -6 \end{pmatrix}$$

Von den Elementen der Untermatrix  $A_{11}$  wird nun jeweils das Produkt aus den ersten Einträgen der dem jeweiligen Element zugehörigen Reihe und Spalte subtrahiert. Dieser Prozess wird auch als Bildung des *Schur-Komplements* bezeichnet.

$$\mathbf{A} = \begin{pmatrix} -8 & 2 & 4 \\ 1/8 & -9/4 & 2 \\ 5/8 & -5 & -6 \end{pmatrix} \qquad \mathbf{A} = \begin{pmatrix} -8 & 2 & 4 \\ 1/8 & 9/4 & 3/2 \\ 5/8 & -5 & -6 \end{pmatrix}$$

$$\mathbf{A} = \begin{pmatrix} -8 & 2 & 4 \\ 1/8 & -9/4 & 3/2 \\ \hline 5/8 & -25/4 & -6 \end{pmatrix} \qquad \mathbf{A} = \begin{pmatrix} -8 & 2 & 4 \\ 1/8 & -9/4 & 3/2 \\ \hline 5/8 & -25/4 & -17/2 \end{pmatrix}$$

Es kommt nun zur Rekursion, der gleiche Algorithmus wird auf der Untermatrix  $A_{11}$  ausgeführt. Das Pivotelement ist hier dementsprechend das betragsgrößte Element der ersten Spalte von  $A_{11}$ , also  $^{-25}/_{4}$ . Es müssen also Zeile zwei und drei vertauscht werden (Achtung: es werden beim Zeilentausch immer Zeilen von A und nicht nur die der Untermatrizen vertauscht).

$$\mathbf{A} = \begin{pmatrix} -8 & 2 & 4 \\ 5/8 & -25/4 & -17/2 \\ 1/8 & -9/4 & 3/2 \end{pmatrix} \qquad \boldsymbol{\pi} = \begin{pmatrix} 2 & 3 & 1 \end{pmatrix}$$

Es verbleiben zwei Rechenschritte nach obigem Schema:

$$A_{11} = \begin{pmatrix} -25/4 & -17/2 \\ 9/25 & 3/2 \end{pmatrix} \qquad A_{11} = \begin{pmatrix} -25/4 & -17/2 \\ 9/25 & 114/25 \end{pmatrix}$$

Im nächsten Rekursionsschritt müssten die gleichen Schritte nun auf eine Untermatrix von  $A_{11}$ , nämlich  $(A_{11})_{11}$ , angewandt werden. Da diese jedoch ein Skalar ist, sind wir an dieser Stelle fertig. L, U und P können nun einfach aus A bzw.  $\pi$  abgelesen werden:

$$\boldsymbol{L} = \begin{pmatrix} 1 & 0 & 0 \\ \frac{5}{8} & 1 & 0 \\ \frac{1}{8} & \frac{9}{25} & 1 \end{pmatrix} \qquad \boldsymbol{U} = \begin{pmatrix} -8 & 2 & 4 \\ 0 & \frac{-25}{4} & \frac{-17}{2} \\ 0 & 0 & \frac{114}{25} \end{pmatrix} \qquad \boldsymbol{P} = \begin{pmatrix} 0 & 1 & 0 \\ 0 & 0 & 1 \\ 1 & 0 & 0 \end{pmatrix}$$

Damit kann nun beispielsweise folgendes Gleichungssystem gelöst werden:

$$\mathbf{A}x = \mathbf{b}$$
 mit  $\mathbf{b} = \begin{pmatrix} 1 \\ 8 \\ -33 \end{pmatrix}$ 

Mit zweimaligem rekursiven Lösen mithilfe von Rückwärtseinsetzen (Zwischenschritte wurden hier ausgespart) erhält man:

$$\begin{pmatrix} 1 & 0 & 0 \\ \frac{5}{8} & 1 & 0 \\ \frac{1}{8} & \frac{9}{25} & 1 \end{pmatrix} y = \begin{pmatrix} 8 \\ -33 \\ 1 \end{pmatrix} \Rightarrow y = \begin{pmatrix} 8 \\ -38 \\ \frac{342}{25} \end{pmatrix}$$

$$\begin{pmatrix} -8 & 2 & 4 \\ 0 & -25/4 & -17/2 \\ 0 & 0 & \frac{114}{25} \end{pmatrix} x = \begin{pmatrix} 8 \\ -38 \\ \frac{342}{25} \end{pmatrix} \implies x = \begin{pmatrix} 1 \\ 2 \\ 3 \end{pmatrix}$$

#### 2.2 IMPLEMENTIERUNG

Es wird nun auf das prinzipielle Vorgehen bei der Implementierung des Algorithmus eingegangen. Dabei wird zunächst kurz der Aufbau des hierfür verwendeten Hauptspeichers erläutert und anschließend im Detail auf den Ablauf des den Algorithmus realisierenden Programms eingegangen.

#### 2.2.1 SPEICHERLAYOUT

Abbildung 2.1 zeigt den schematischen Aufbau<sup>2</sup> des Hauptspeichers vor Ablauf des Algorithmus. Der Speicher ist zweidimensional organisiert und einzelne Speicherzellen können über zwei Adresseingänge (je einer für den Zeilen-/Spaltenindex<sup>3</sup>) separat addressiert werden.

In der ersten Spalte der ersten Speicherzeile ist die Zeilen-/Spaltenanzahl N der zu verarbeitenden Matrix A gespeichert. Die folgenden Elemente der ersten Zeile bilden den Permutationsvektor  $\pi$ , welcher zu Beginn die  $N \times N$  Einheitsmatrix repräsentiert. Auf alle weiteren Elemente der ersten Spalte (hier mit "x" markiert) wird nicht zugegriffen. Die Elemente  $a_{i,j}$  der Matrix A befinden sich an den ihren Indizes entsprechenden Positionen im Speicher, die Adressierung dieser Elemente gestaltet sich hierdurch sehr intuitiv.

<sup>&</sup>lt;sup>2</sup>Wie diese Speicherstruktur konkret in Hardware implementiert werden kann wird in diesem Beleg nicht näher betrachtet, der Speicher wird als Blackbox mit den hier beschriebenen Eigenschaften behandelt. Für die Simulation wird mit einer entsprechenden funktionalen Beschreibung in Verilog gearbeitet.

<sup>&</sup>lt;sup>3</sup>Der Adresseingang für den Zeilenindex wird im Folgenden mit ADR1 und der für den Spaltenindex mit ADR2 bezeichnet, ein Zugriff auf eine Speicherzelle in der *i*ten Zeile und *j*ten Spalte wird entweder durch MEM(i,j) oder [i,j] gekennzeichnet.

	0	1	2	 N
0	N	1	2	 N
1	х	a <sub>1,1</sub>	a <sub>1,2</sub>	 a <sub>1,N</sub>
2	X	a <sub>2,1</sub>	a <sub>2,2</sub>	 a <sub>2,N</sub>
:	Х	:	÷	i
N	Х	a <sub>N,1</sub>	a <sub>N,2</sub>	 a <sub>N,N</sub>

Abbildung 2.1: Schematische Darstellung des Hauptspeicher-Layouts

In jeder Speicherzelle liegt eine 32-Bit Binärzahl. Während N und die Elemente von  $\pi$  dabei als Ganzzahlen interpretiert werden, sind die Matrixelemente Festkommazahlen mit je 16-Bit Vor- und Nachkommaanteil. Das Rechnen mit Fest- anstatt Fließkommazahlen ermöglicht eine Realisierung, die schneller ist (weil z.B. die Division von Fließkommazahlen erheblich länger dauert) und weniger Chipfläche beansprucht. Gleichzeitig können hierdurch sehr kleine und sehr große Werte der Matrixelemente nicht mehr dargestellt werden, was die Gefahr von Überläufen erhöht. Da diese durch den Mechanismus der Pivotelemente aber sowieso in Grenzen gehalten wird, ist dies durchaus akzeptabel.

In der Darstellung in Abbildung 2.1 wird davon ausgegangen, dass die Dimensionen des Speichers genau denen der durch den Algorithmus verarbeiteten Matrizen entsprechen. Der Algorithmus kann jedoch genauso auf  $N' \times N'$  Matrizen mit N' < N ablaufen, hierzu muss nur der Inhalt der Speicherzelle [0,0] entsprechend zu N' abgeändert werden.

Wie bereits im Rechenbeispiel verdeutlicht, kommt der Algorithmus ohne zusätzlichen Speicher für das Endergebnis aus. Die zu Beginn im Hauptspeicher liegenden Daten werden einfach schrittweise modifiziert, sodass nach Ablauf des Algorithmus L, U (siehe Gleichung 2.3) und P einfach aus dem Speicherinhalt konstruiert werden können<sup>4</sup>.

#### 2.2.2 PROGRAMMABLAUF

Abbildung 2.2 zeigt ein Nassi-Shneiderman-Diagramm, welches den Programmablauf im Detail darstellt. Die verwendeten Variablen finden sich in der Implementierung als gleichnamige Register wieder.

Zu Beginn wird die Zeilen-/Spaltenanzahl N der zu verarbeitenden quadratischen Matrix A aus dem Hauptspeicher geladen und in einer gleichnamigen Variable gespeichert. Die Variable rec, welche die aktuelle Rekursion speichert, wird auf eins gesetzt.

Anschließend wird die Hauptschleife des Programms betreten. In jeder Iteration dieser Schleife wird auf einer Untermatrix der Eingabematrix A gearbeitet, zunächst auf A selbst, dann auf

<sup>&</sup>lt;sup>4</sup>Dieser letzte Schritt ist nicht Teil dieser Arbeit.




Abbildung 2.2: Nassi-Shneiderman-Diagramm

 $A_{11}$ , dann auf  $(A_{11})_{11}$  und so weiter. Die hierfür nötigen Reihen- und Spalten-Offsets ergeben sich aus dem in rec gespeicherten Wert.

In der Schleife wird zunächst für die aktuelle Untermatrix das Pivotelement bestimmmt. Hierzu wird das Element in der ersten Zeile und ersten Spalte der aktuellen Untermatrix in der Variable piv ("Pivot") und dessen Zeilenindex in der Variable piv\_i ("Pivot Index") gespeichert. Dann wird der Betrag von piv in einer Schleife nach und nach mit dem der nachfolgenden Elemente in der ersten Spalte der aktuellen Untermatrix verglichen. Zur Adressierung der entsprechenden Zeilen wird dabei der Schleifenzähler rc ("Row Counter") verwendet. Sobald ein Element mit größerem Absolutwert gefunden wurde, wird piv mit dessen Wert und piv\_i mit dem aktuellen Wert in rc überschrieben und die Schleife forgesetzt, sodass piv nach Durchlauf der Schleife den Wert des betragsgrößten Element der ersten Spalte hat und piv\_i dessen Zeilenindex ist.

Anschließend wird der Permutationsvektor aktualisiert. Hierbei wird das Element des Permutationsvektors, dessen Spaltenindex dem Zeilenindex der ersten Zeile der aktuellen Untermatrix entspricht, mit dem Element des Permutationsvektors mit Spaltenindex piv\_i getauscht (unter Zuhilfenahme der Hilfsvariable tmp1).

Anschließend werden durch ähnliches Vorgehen in einer Schleife die entsprechenden Speicherzeilen vertauscht. Dabei wird spaltenweise vorgegangen, d.h. in jedem Schleifendurchlauf werden für eine Spalte der Untermatrix die beiden Elemente aus den beiden Reihen vertauscht. Hierbei kommt zur Adressierung der Spalten der Schleifenzähler cc ("Column Counter") zum Einsatz.

Man beachte, dass die letzten beiden Schritte übersprungen werden können, wenn kein größeres Pivotelement als das zuerst betrachtete gefunden wurde, was in der Hardwareimplementierung in diesem Fall einige Taktzyklen Berechnungszeit einsparen würde. Darauf wird hier bewusst verzichtet, zum einen um die Komplexität der für die Implementierung benötigten FSM in Grenzen zu halten, zum anderen weil insbesondere für große Matrizen der Zeilentausch statistisch gesehen weitaus öfter stattfindet als nicht. Außerdem hängt die benötigte Rechenzeit somit nur von der Größe der Eingabematrix ab, was eventuell die Verwendung der entstandenen Schaltung als Element in einer anderen erleichtern könnte.

Im nächsten Schritt kann das Schur-Komplement gebildet werden. Für jede Zeile der Untermatrix ab der zweiten (rec + 1) wird zunächst das erste Element aus dem Speicher geladen, durch das Privotelement dividiert und in den Speicher zurückgeschrieben. Hier zeigt sich die Sinnhaftigkeit der Suche nach dem betragsgrößten Pivotelement: Die Wahrscheinlichkeit eines Überlaufes des Ergebnisses der Division wird so minimiert. Das Ergebnis der Division wird gleich wieder benötigt und daher in der Variable tmp1 zwischengespeichert. Von allen restlichen Elementen der Zeile wird dann das Produkt aus dem in tmp1 gespeicherten Wert und dem ersten Element in der gleichen Spalte der aktuellen Untermatrix (An der Speicheradresse [rec, cc]) abgezogen.

Ist dies für alle Reihen erledigt, beginnt der nächste Durchlauf der Hauptschleife, wobei rec um eins erhöht wird. Der Algorithmus bricht ab, wenn rec den Wert N erreicht hat.

## 3 ENTWURF

#### 3.1 DATENFLUSSGRAPH

Abbildung 3.1 zeigt den aus Abbildung 2.2 abgeleiteten Datenflussgraphen. Am rechten Rand sind bereits Zustandsnamen zum Vergleich mit der später beschriebenen FSM eingetragen. Das Scheduling der Operationen wurde dabei "von Hand" durchgeführt und zielt auf einen möglichst schnellen Programmdurchlauf ab. Es wurde besonderer Wert auf die Geschwindigkeit von den Schleifen, die den Großteil der Rechenzeit beanspruchen, gelegt. Die am häufigsten durchlaufene Schleife ist die, die von den Zuständen SCHUR1 bis SCHUR\_NEXT gebildet wird und in zwei andere Schleifen geschachtelt ist. Es ist aus dem Diagramm ersichtlich, dass hier eine hohe Operationsdichte und entsprechend kurze Abarbeitungszeit erreicht wurde. Allgemein lässt sich am Datenflussgraphen erkennen, dass es kein wesentlich schnellers Scheduling der benötigten Operationen als das hier gewählte geben kann, da bereits in fast jedem Zustand ein Zugriff auf den Hauptspeicher erfolgt. Der Hauptspeicher bildet gewissermaßen einen Flaschenhals und für weitere Optimierung müsste das parallele Auslesen/Beschreiben mehrerer Speicherzellen unterstützt werden.

Nicht-kritische Operationen wurden nicht nach dem ASAP oder ALAP Prinzip gescheduled sondern direkt so gelegt, dass die benötigten Datenpfadelemente bei fester Programmdurchlaufzeit minimiert werden. Es werden dabei zwingend eine ALU zur Durchführung verschiedener Additionen und Subtraktionen, ein Dividierer zur Division von Spaltenelementen durch das Pivotelement und ein Multiplizierer zur Bildung des Schur-Komplements benötigt. Eine zweite ALU ist notwendig um an einigen Stellen (zum Beispiel in der genannten Schleife) den Ablauf zu beschleunigen. Um den Entwurf übersichtlich zu halten, ist eine ALU (ALU1) hauptsächlich für das Berechnen von Flags zur Steuerung des Kontrollflusses und die andere (ALU2) hauptsächlich für die Inkrementierung von Schleifenzählern zuständig.

Es wurde zudem versucht, die Operationen so auf die Rechenelemente zu verteilen und den Transfer zwischen Register so auszulegen, dass die Komplexität der Verbindungselemente im Datenpfad möglichst gering gehalten wird (siehe dazu Abschnitt 3.2).

Anzumerken ist noch, dass für die von den beiden ALUs ausgeführten Operationen jeweils das im Diagramm von links anliegende Register im Datenpfad an den "positiven" Eingang der ALU angelegt wird. d.h. im Falle einer Subtraktion den Minuenden bildet, es sei denn das Register ist explizit mit einem (–) als Subtrahend gekennzeichnet. Für Additionen hält sich das Diagramm an das gleiche Schema damit der Datenflussgraph im Einklang mit der Datenflussanalyse in Tabelle 3.1 ist.

Im Zustand DET\_PIV5 müssen außerdem die Beträge des Inhaltes von Register PIV und des Speicherausganges DO verglichen werden, dies ist mit ABS() gekennzeichnet und wird im Datenpfad durch entsprechende betragsbildende kombinatorische Schaltungselemente berücksichtigt.

Die Zustände DET\_PIV\_NEXT und UPD\_PIV sind parallel dargestellt, wobei die markierten Operationen (das Aktualisieren des Pivotelements und dessen Index) nur im Zustand UPD\_PIV durchgeführt werden. Im Unterschied zum zuvor betrachteten Programmablaufplan wird hier zusätzlich auch der Fall berücksichtigt, dass in einem Durchlauf der Hauptschleife kein Pivotelement ungleich Null gefunden wurde. Dieser Fall kann nur eintreten, wenn die betrachtete Matrix sin-




Abbildung 3.1: Datenflussgraph

gulär ist<sup>1</sup>. In diesem Fall existiert keine gültige Lösung und das Programm muss abgebrochen werden. Dieser Abbruch wird in der Implementierung durch den Übergang in einen speziellen Fehler-Zustand (ERROR) realisiert, aus dem dann einfach ohne weitere Fehlerbehandlung zurück in den IDLE Zustand übergegangen wird (siehe Abbildung 3.5).

#### 3.2 DATENFLUSS-ANALYSE

Um den Ressourcenaufwand für die Verbindungen zwischen den Elementen des aus dem Datenflussgraphen abgeleiteten Datenpfades gering zu halten, wurde in Tabelle 3.1 tabellarisch protokolliert, welche Register/Speichereingänge im Datenflussgraph Ziele welcher anderen Register/des Speicherausganges sind. Eine Realisierung der Verbindungen mit dedizierten Multiplexern für alle Register/Speichereingänge die Ziele mehrerer Quellen sind, lässt sich hieraus direkt ablesen. Für eine einfache und wenig Chipfläche beanspruchende Realisierung wäre hier eine möglichst geringe Quellenanzahl pro Ziel, die idealerweise in jedem Fall auch noch eine Zweierpotenz ist, optimal. Letzteres war hier nicht in allen Fällen ohne Weiteres möglich.

Ziel		Quellen				
		1	2	3	4	5
MEM(ADR1)	<b>-</b>	C0	RC	REC	PIV_I	ALU2
MEM(ADR2)	<b>←</b>	C0	REC	PIV_I	CC	ALU2
MEM(DIN)	-	D0	TMP1	ALU2		
N	<b>←</b>	D0				
REC	<b>←</b>	C1	ALU2			
PIV	-	D0	TMP1			
PIV_I	<b>←</b>	RC				
RC	-	C1	ALU2			
СС	-	C1	ALU2	TMP2		
TMP1	-	D0	DIV			
TMP2	-	D0	ALU2			
ALU1(+)	-	PIV	N			
ALU1(-)	<b>←</b>	D0	RC	C0	СС	ALU2
ALU2(+)	<b>←</b>	RC	REC	СС	D0	
ALU2(-)	-	C1	MUL			
DIV(DIVIDEND)	<b>←</b>	D0				
DIV(DIVISOR)	<b>←</b>	PIV				
MUL(1)	<b>←</b>	TMP2				
MUL(2)	<b>←</b>	TMP1				

Tabelle 3.1: Datenfluss-Analyse

#### 3.3 DATENPFAD

Abbildung 3.3 zeigt den mit dem Virtuoso Schematic Editor realisierten Datenpfad, dessen Aufbau aus Abbildung 3.1 und Tabelle 3.1 abgeleitet wurde. Dieser enthält zwei ALUs (ALU\_FIXED32), einen Dividierer (DIV\_FIXED64\_signed) und einen Multiplizierer (MUL\_FIXED32).

<sup>&</sup>lt;sup>1</sup>Was sich leicht beweisen lässt, aber an dieser Stelle nicht weiter betrachtet wird.

Die Realisierung der Verbindungen im Datenpfad wurde entsprechend Tabelle 3.1 mit dedizierten Multiplexern für alle Rechenelemente, Register und Adresseingänge mit mehr als zwei zugehörigen Quellen realisiert.

Zu beachten sind die bereits zuvor erwähnten betragsbildenden Schaltungelemente, die den Eingängen der ALU1 zugehörigen Multiplexer vorgeschaltet sind und deren interne Implementierung in Abbildung 3.2 gezeigt ist.

Wichtig sind auch die festen "Verdrahtungen" an den 64-Bit Ausgängen des Dividierers und des Multiplizierers, die eine Überführung ins 32-Bit Festkommaformat realisieren. An dieser Stelle wäre es auch möglich gewesen, durch zusätzliche Schaltungselemente Überläufe der Berechnungen zu erkennen und entsprechend auf diese zu reagieren. Um die Komplexität der FSM zu begrenzen, wurde auf diese Möglichkeit verzichtet.




Abbildung 3.2: Kombinatorische Schaltung zur Bildung des Absolutwertes eines 32-Bit Signals




Abbildung 3.3: Datenpfad realisiert mit dem Virtuoso Schematic Editor




Abbildung 3.4: Register-Transfer-Folgen

#### 3.4 **FSM**

#### 3.4.1 REGISTERTRANSFERFOLGE

Abbildung 3.4 zeigt die aus dem Datenflussgraphen abgeleitete Registertransferfolge. Man beachte insbesondere den "Dummy-Zustand" ERROR in der oberen linken Ecke und die Steuerung der Verzweigungen durch die von ALU1 generierten Flags.

In der Realisierung der FSM wird zusätzlich ein hier nicht explizit gezeigtes reset-Signal genutzt, wobei für jeden Zustand gilt, dass der Folgezustand für reset = 1 unabhängig von den Werten der restlichen Flags IDLE ist.

Da allen Registern und Adresseingängen eindeutig ein eigener Eingangs-Multiplexer zugeordnet ist (sofern das Register/der Eingang Ziel von mehreren Quellen ist) und sich somit keine geteilten Busse im Datenpfad befinden, sind für die Registertransfers jeweils nur Quell- und Zielregister in der Form QUELLE → ZIEL angegeben.

#### 3.4.2 ZUSTANDSÜBERGANGSDIAGRAMM

Abbildung 3.5 zeigt vereinfacht den Zustandsübergangsgraphen. Auch hier wird der Übergang von jedem Zustand zu IDLE bei gesetztem reset-Eingang nicht explizit aufgeführt.




Abbildung 3.5: Zustandsübergangsdiagramm

Welche Zustände für welche Berechnungsschritte zuständig sind, sollte aus dem Programmablaufplan und dem Datenflussgraphen bereits leicht ersichtlich sein: Nach Laden von N aus dem Hauptspeicher und Setzen von Register REC auf 1 in LOAD1-2 wird in DET\_PIV1-5 und UPD\_PIV/DET\_PIV\_NEXT das Pivotelement bestimmt. In UPD\_PI1-3 wird  $\pi$  aktualisiert und in SWAP\_ROWS1-4 werden die Speicherzeilen ausgetauscht. In SCHUR\_PREP1-6 bzw. SCHUR1-3 und

SCHUR\_NEXT (der inneren Schleife) wird das Schur-Komplement gebildet und in NEXT\_REC1-2 der Übergang in die nächste Rekursion gehandhabt.

Aus diesem Graphen wurde folgende Zustandsübergangstabelle abgeleitet. Dabei wurde für nicht genutzte Zustände jeweils der Folgezustand IDLE gewählt, sodass die FSM bei einem entsprechenden Hardwarefehler kontrolliert zurück in ihren Ausgangszustand übergeht. Z1 und S1 sind die zero und signed Flags von ALU1.

Zu	Flags				Folgezustand		
Name	Kodierung (x4 x3 x2 x1 x9)	reset	load	<b>Z1</b>	S1	Name	Kodierung (x4'x3'x2'x1'x0')
*	*	1	*	*	*	IDLE	0 0 0 0 0
IDLE	00000	0	0	*	*	IDLE	0 0 0 0 0
IDLE	00000	0	1	*	*	LOAD1	00001
LOAD1	00001	0	*	*	*	LOAD2	00010
LOAD2	00010	0	*	*	*	DET_PIV1	00011
DET_PIV1	00011	0	*	*	*	DET_PIV2	00100
DET_PIV2	00100	0	*	*	*	DET_PIV3	00101
DET_PIV3	00101	0	*	*	*	DET_PIV4	00110
DET_PIV4	00110	0	*	*	*	DET_PIV5	00111
DET_PIV5	00111	0	*	*	0	DET_PIV_NEXT	0 1 0 0 0
DET_PIV5	00111	0	*	*	1	UPD_PIV	0 1 0 0 1
DET_PIV_NEXT	0 1 0 0 0	0	*	0	*	DET_PIV3	00101
DET_PIV_NEXT	0 1 0 0 0	0	*	1	*	UPD_PI1	0 1 0 1 0
UPD_PIV	0 1 0 0 1	0	*	0	*	DET_PIV3	00101
UPD_PIV	0 1 0 0 1	0	*	1	*	UPD_PI1	0 1 0 1 0
UPD_PI1	0 1 0 1 0	0	*	0	*	UPD_PI2	0 1 0 1 1
UPD_PI1	0 1 0 1 0	0	*	1	*	ERR0R	11101
UPD_PI2	0 1 0 1 1	0	*	*	*	UPD_PI3	0 1 1 0 0
UPD PI3	0 1 1 0 0	0	*	*	*	SWAP ROWS1	0 1 1 0 1
SWAP_ROWS1	0 1 1 0 1	0	*	*	*	SWAP_R0WS2	0 1 1 1 0
SWAP_R0WS2	0 1 1 1 0	0	*	*	*	SWAP_R0WS3	0 1 1 1 1
SWAP_ROWS3	0 1 1 1 1	0	*	*	*	SWAP_R0WS4	10000
SWAP_R0WS4	10000	0	*	0	*	SWAP_ROWS1	0 1 1 0 1
SWAP_R0WS4	10000	0	*	1	*	SCHUR_PREP1	10001
SCHUR_PREP1	10001	0	*	*	*	SCHUR_PREP2	10010
SCHUR_PREP2	10010	0	*	*	*	SCHUR_PREP3	10011
SCHUR_PREP3	10011	0	*	*	*	SCHUR_PREP4	10100
SCHUR_PREP4	10100	0	*	*	*	SCHUR_PREP5	10101
SCHUR_PREP5	10101	0	*	*	*	SCHUR_PREP6	10110
SCHUR_PREP6	10110	0	*	*	*	SCHUR1	10111
SCHUR1	10111	0	*	*	*	SCHUR2	1 1 0 0 0
SCHUR2	1 1 0 0 0	0	*	*	*	SCHUR3	1 1 0 0 1
SCHUR3	11001	0	*	*	0	SCHUR1	10111
SCHUR3	1 1 0 0 1	0	*	*	1	SCHUR_NEXT	1 1 0 1 0
SCHUR_NEXT	11010	0	*	0	*	SCHUR_PREP2	10010
SCHUR_NEXT	11010	0	*	1	*	NEXT_REC1	11011
NEXT_REC1	11011	0	*	*	*	NEXT_REC2	11100
NEXT_REC2	11100	0	*	0	*	DET_PIV1	00011
NEXT_REC2	11100	0	*	1	*	IDLE	0 0 0 0 0
ERROR	11101	0	*	*	*	IDLE	0 0 0 0 0
-	11110	0	*	*	*	IDLE	0 0 0 0 0
-	11111	0	*	*	*	IDLE	0 0 0 0 0

Tabelle 3.2: Zustandsübergangstabelle

#### 3.4.3 REALISIERUNG

Mithilfe des Software-Tools *Logic Friday* Tools wurden aus der Tabelle 3.2 folgende vereinfachte Logikgleichungen für die Steuerung der Zustandsübergänge der FSM abgeleitet:

$$x4' = r\overline{eset} (\overline{x4} \times 3 \times 1 (\overline{x2} \times \overline{0} \times 21 + x2 \times 0) + x4 (\overline{x2} (\overline{x0} (x3 \times \overline{1} + z1 + x1) + x0) + \overline{x3} \times 2))$$

$$x3' = r\overline{eset} (x\overline{3} (x4 \overline{x2} \overline{x1} \overline{x0} \overline{z1} + x2 x1 x0) + x3 (\overline{x4} (x2 \overline{x1} x0 + \overline{x0} (x1 \overline{z1} + x2)) + \overline{x2} (\overline{x1} (x4 (x0 s1 + \overline{x0}) + \overline{x4} z1) + \overline{x0} z1 + x1 x0)))$$

$$x2' = \overline{reset} (x2 (\overline{x1} (\overline{x4} x3 x0 + \overline{x3}) + \overline{x0} (\overline{x4} x3 + \overline{x3})) + \overline{x2} (x1 (\overline{x4} x3 \overline{x0} z1 + x0) + \overline{x1} (x4 x3 x0 \overline{s1} + \overline{z1} (x4 \overline{x3} \overline{x0} + \overline{x4} x3))))$$

$$x1' = \overline{reset} (x1 \ \overline{x0} (x4 \ \overline{x2} + \overline{x4} \ x2 + \overline{x3}) + \overline{x3} \ \overline{x1} \ x0 + x3 (\overline{x4} \ x1 \ \overline{x0} \ \overline{z1} + \overline{x1} (\overline{x4} (\overline{x2} \ z1 + x2 \ x0) + x4 (\overline{x2} \ x0 (\overline{s1} + s1) + x2 \ \overline{x0} \ \overline{z1}))))$$

$$x0' = \overline{reset} (\overline{x4} \ \overline{x3} \ x2 \ x1 \ s1 + x3 \ \overline{x2} \ \overline{x1} (x4 \ x0 \ \overline{s1} + \overline{x4} \ \overline{z1}) + \overline{x0} (x4 \ \overline{x2} \ z1 + \overline{x3} (x4 \ \overline{x2} \ \overline{x1} \ \overline{z1} + load + x1 + x2) + x3 (x4 \ \overline{x1} (x2 \ \overline{z1} + \overline{x2}) + \overline{x4} (x1 (\overline{x2} \ z1 + \overline{z1}) + x2))))$$

Außerdem wurde eine entsprechende Gatterschaltung generiert. Abbildung 3.6 zeigt deren Realisierung in Virtuoso. Dabei wird der Zustand der FSM über den state-Bus sowohl ausgegeben als auch zusammen mit den für die Zustandsübergänge relevanten Eingängen der FSM an die Eingänge der in einer separaten Zelle realisierten kombinatorischen Zustandsübergangslogik gelegt. Deren interner Aufbau aus (der CORELIB-Bibliothek entstammenden) Gattern ist in Abbildung 3.7 gezeigt. Die scheinbar wilkürliche Anordnung und Benennung der einzelnen Gatter orientiert sich dabei an dem von *Logic Friday* erstellten Gatter-Schaltplan, welcher hier nicht extra aufgeführt ist.

Die fünf Signale state<0> bis state<4>, aus denen der state-Bus zusammengesetzt ist, werden dabei mithilfe der D-Flip-Flops Q0 bis Q4 in Abhängigkeit von den Ausgänge der Zustandsübergangslogik bei jeder positiven Taktflanke aktualisiert. Bei gesetztem Eingang set\_state\_en wird die FSM stattdessen direkt in den an set\_state<4:0> anliegendem Zustand gesetzt. Die asynchronen reset-Eingänge der D-Flip-Flops werden nicht genutzt, die FSM kann stattdessen synchron durch Setzten des regulären reset-Eingangs auf den Zustand IDLE zurückgesetzt werden (wobei set\_state\_en Vorrang vor reset hat).




Abbildung 3.6: FSM-Schaltplan




Abbildung 3.7: Kombinatorische Übergangslogik der FSM

#### 3.5 GESAMTSCHALTUNG

Abbildung 3.8 zeigt die Top-Ansicht der Gesamtschaltung, bestehend aus FSM, Kontrolllogik und Datenpfad. Der Hauptspeicher wird hier nicht als Teil der Schaltung betrachtet. Gezeigt sind der Speicherausgang (DIN, da der Speicherausgang Eingang der Gesamtschaltung ist), die Adresseingänge (ADR1 und ADR2) und der Dateneingang des Speichers (DOUT). Die bisher nicht beschriebene Kontrolllogik steuert in Ahängigkeit des aktuellen Zustandes die Übernahme anliegender Werte in die Register, die Operation und Flagberechnungen der Rechenelemente und die Multiplexer des Datenpfades sowie die read-/write-enable Eingänge des Speichers. Im Zustand IDLE wird außerdem der ready Ausgang der Kontrolllogik auf 1 gesetzt und somit die Betriebsbereitschaft der Schaltung bzw. der erfolgreiche Durchlauf des Algorithmus signalisiert.




Abbildung 3.8: Top-Ansicht

### 4 TESTS

#### 4.1 EINLEITUNG

Es existieren in der LUP\_Decomp-Library zwei Testbenches. Eine zum separaten Testen der FSM (LUP\_Decomp\_FSM\_tb) und eine zum Testen der Gesamtschaltung (LUP\_Decomp\_Top\_tb). Zum Testen der Gesamtschaltung muss ein entsprechender initialer Speicherinhalt bereitgestellt werden. Dies geschieht, indem im zugehörigen run-Verzeichnis ein Verzeichnis mit dem Namen mem angelegt und in diesem eine hexadezimale Darstellung des initialen Speicherinhaltes in einer Datei, ebenfalls mit dem Namen mem, erstellt wird. Um diesen letzten Schritt zu erleichtern, kann das Skript mem\_gen.py (siehe Listing 2) verwendet werden. Dieses sollte standardmäßig in einem Verzeichnis ausgeführt werden, welches eine Datei mit dem Namen matrix enthält. In dieser Datei muss eine quadratische Matrix in dezimaler Darstellung gespeichert sein, zum Beispiel wie folgt (Elemente mit Dezimalpunkt wären ebenfalls erlaubt):

Code Listing 4.1: matrix Textdatei

Es werden dann in diesem Verzeichnis automatisch eine Datei *mem* und eine weitere Datei *mem\_expected* erzeugt. Dabei enthält *mem* den der Matrix entsprechenden initialen Speicherinhalt in hexadezimaler Form und *mem\_expected* den nach Durchlauf der Testbench erwarteten Speicherinhalt, ebenfalls in hexadezimaler Darstellung. Um diese letzte Datei zu erzeugen, nutzt mem\_gen.py die Referenzimplementierung der LUP-Dekomposition, welche im Skript lup\_decomposition.py (siehe Listing 1) implementiert ist<sup>1</sup>. Wird mem\_gen.py also ins Verzeichnis *mem* im run-Verzeichnis kopiert, können durch Anlegen und wiederholtes Anpassen einer *matrix* Datei leicht verschiedene initiale Speicherinhalte erzeugt und die dazugehörigen im Waveform-Viewer dargestellten Simulationsergebnisse sofort mit dem Inhalt von *mem\_expected* verglichen werden. Ein solches Verzeichnis *mem* mit den beschriebenen Dateien findet sich im Verzeichnis .../sim/LUP\_Decomp\_Top\_tb\_run.

Zu beachten ist, dass der erwartete Speicherinhalt fast immer leicht vom tatsächlich durch die Simulation erzielten abweicht, da das Skript mit Gleitkommazahlen arbeitet.

#### 4.2 **FSM**

In Listing 6 ist der Verilog Code der Tesbench aufgeführt, die verwendet wurde, um die korrekte Funktionsweise der FSM-Implementierung in Isolation zu verifizieren. In der Testbench wird für jeden Zustand jeweils für alle möglichen Kombinationen von Werten der FSM-Eingänge überprüft, ob der von der FSM erreichte Folgezustand mit dem in der Zustandsübergangstabelle 3.2 festgelegten übereinstimmt. Dies ist hier aufgrund der geringen Komplexität der FSM leicht möglich. Mit einer 5-Bit Zustandsbeschreibung und vier Eingängen (reset, load, flag1\_z und flag1\_s) gibt es  $2^{5+4} = 512$  verschiedene zu testende Zustandsübergänge.

<sup>&</sup>lt;sup>1</sup>Dieses Skript sollte sich demnach im gleichen Verzeichnis oder einem der durch die Umgebungsvariable PYTHONPATH definierten Verzeichnisse befinden.




Abbildung 4.1: Ausgabe der FSM-Testbench (Ausschnitt)

In der Testbench werden in einer Schleife alle diese Kombinationen erzeugt. Der Zustand der FSM wird in jedem Schleifendurchlauf mit den set\_state und set\_state\_en Eingängen synchron auf den Ausgangszustand der zu testenden Transition gesetzt. Anschließend wird der erwartete Folgezustand mithilfe eines casez statements bestimmt, dessen Fälle den Einträgen der Zustandsübergangstabelle 3.2 entsprechen. Stimmt nach einer weiteren clock-Flanke der Zustand der FSM nicht mit diesem erwarteten Zustand überein, wird ein error-Signal auf eins gesetzt und die Ausführung abgebrochen. So können fehlerhafte Zustandsübergänge leicht im Waveform-Output identifiziert werden<sup>2</sup>.

Abbildung 4.1 zeigt einen Ausschnitt aus dem Waveform-Output der FSM-Testbench. i ist der Schleifenzähler der Testbench-Hauptschleife und läuft von 0 bis 511. Es ist zu sehen, wie in zwei Fällen der Zustand der FSM auf UPD\_PI1 gesetzt wird und für zwei verschiedene Kombinationen von Eingangswerten zunächst der erwartete nächste Zustand (expected\_next\_state) ermittelt wird, hier im ersten Fall UPD\_PI2 und im zweiten Fall ERROR (nicht zu verwechseln mit dem error-Signal). Diese stimmen in beiden Fällen mit dem anschließend während set\_state\_en = 0 von der FSM erreichten Folgezustand überein.

Mit dieser Testbench konnte dann auch die korrekte Funktionalität der Gatterimplementierung der FSM eindeutig gezeigt werden. Für diese läuft die Simulation ohne Setzten des error-Signals komplett durch.

#### 4.3 GESAMTSCHALTUNG




Abbildung 4.2: Initialer Ladevorgang

Die Gesamtschaltung wurde für mehrere Beispielmatrizen und beide Realisierungen der FSM getestet. Da der Programmablauf relativ komplex ist und die FSM-Realisierungen, wie mit der

<sup>&</sup>lt;sup>2</sup>Besser wäre hier die Generierung von Fehlermeldungen für jede inkorrekte Transition mit \$display tasks o.ä., dies war aufgrund von technischen Problemen jedoch nicht umsetzbar.

FSM-Testbench gezeigt, verhaltensgleich sind, wird hier nur ein Ausschnitt einer Beispiel-Simulation betrachtet. Diese orientiert sich an dem Rechenbeispiel zu Beginn dieser Arbeit. Der Sonderfall einer singulären Matrix wird ebenfalls nicht extra aufgeführt, da hier bloß (bewiesenermaßen funktionierende) einfache Sprünge in den ERROR- und zurück in den IDLE-Zustand stattfinden.

Abbildung 4.2 zeigt den Beginn der Programmausführung. In der Verilog-Implementierung des Hauptspeichers wird zunächst mittels readmemh der anfängliche Speicherinhalt aus einer Textdatei eingelesen. Jede Zeile des Speichers ist hierbei eine Konkatenation mehrerer 32-Bit Wörter (hier zu einem 128-Bit Wort). Dabei ist die erste Zeile aus 32-Bit Ganzzahlen zusammengesetzt, welche die Reihen-/Spaltenzahl N der zu verarbeitenden Matrix und den Permutationsvektor  $\pi$ , welcher zu Beginn immer aus den aufsteigend angeordneten Elementen  $1\dots N$  besteht, repräsentieren. Die folgenden Zeilen des Speichers enthalten die Matrix A, deren Elemente durch 32-Bit Festkommazahlen repräsentiert werden (hier mit jeweils 16 Bit für den Vor- und Nachkommaanteil). Dabei befindet sich das Matrixelement  $a_{i,j}$  an der Speicheradresse [i,j] und das (ungenutzte) erste 32-Bit Wort jeder Speicherzeile ist 0x0.

Vor Beginn der Programmausführung wird zunächst mittels des reset Signals die FSM in den Zustand IDLE versetzt. Anschließend wird synchron durch Setzen des load Signals die Programmausführung gestartet, wobei zunächst in den Zuständen LOAD1 und LOAD2 N aus dem Speicher in das zugehörige Register geladen und der Wert 1 in das Register REC geschrieben wird. Anschließend wird mit dem Zustand DET\_PIV1 die Hauptschleife des Programms betreten. In Abbildung 4.3 ist die Bestimmung des Pivotelements für die erste Rekursion des Algorith-




Abbildung 4.3: Bestimmung des Pivotelements

mus dargestellt. Das Register RC wird mit dem Wert der aktuellen Rekursion (hier 1) initialisiert, was der Adresse der ersten Zeile der in dieser Rekursion betrachteten Untermatrix entspricht.

Anschließend wird der Wert von RC in das Register PIV\_I geschrieben, welches die Zeilenadresse des besten bisher gefundenen Pivotelements festhält. Direkt danach wird entsprechend das erste potentielle Pivotelement von der Speicheradresse [RC,REC] (also das Element  $a_{REC,REC}$  in der ersten Zeile und Spalte der aktuellen Untermatrix) in das Register PIV geladen. Anschließend wird der Wert in RC um eins inkrementiert wird und in der Schleife beginnend mit dem Zustand DET\_PIV3 wird das nächste potentielle Pivotelement von der Speicheradresse [RC,REC] ins Register TMP1 geladen. Gleichzeitig wird der Absolutwert des in PIV gespeicherten Elements mit dem des neu geladenen verglichen. Wenn dieser größer ist, geht die FSM vom Zustand DET\_PIV5 in den Zustand UPD\_PIV über, in welchem PIV mit dem Inhalt von TMP1 und PIV\_I mit dem aktuellen Wert in RC überschrieben wird. Wenn das neu geladene Element betragsmäßig nicht größer ist, geht die FSM stattdessen in den Zustand DET\_PIV\_NEXT über, in dem PIV und PIV\_I nicht modifiziert werden. Beides ist hier zu sehen.

Solange der Wert in RC kleiner als N ist, springt die FSM aus den Zuständen UPD\_PIV und DET\_PIV\_NEXT zurück in den Zustand DET\_PIV3. Dabei wird der Wert in RC erneut um eins inkrementiert. Sobald RC = N (hier 3) gilt, geht die FSM stattdessen in den Zustand UPD\_PI1 über, was hier am Ende zu sehen ist. PIV enthält zu diesem Zeitpunkt dann das betragsmäßig größte Element der ersten Spalte der aktuellen Untermatrix (hier -8) und PIV\_I dessen Zeilenindex (hier

#### 2). Abbildung 4.4 zeigt die Aktualisierung des Permutationsvektors $\pi$ nach Bestimmung des




Abbildung 4.4: Aktualisierung des Permutationsvektors

Pivotelements. Dabei werden die Werte an den Speicherplätzen [0,REC] und [0,PIV\_I] getauscht, wobei ersterer im Register TMP1 zwischengespeichert wird. Jetzt werden die entspre-




Abbildung 4.5: Reihentausch

chenden Zeilen der Matrix ausgetauscht. Dies geschieht in der von den Zuständen SWAP\_ROWS1 bis SWAP\_ROWS4 gebildeten Schleife. Das Register CC wird mit dem Wert eins initialisiert und nach jedem Schleifendurchlauf um eins inkrementiert, bis der Wert N erreicht ist und die Schleife abbricht. In jedem Schleifendurchlauf werden die Werte an den Speicherplätzen [REC,CC] und [PIV\_I,CC] getauscht, wobei ersterer auch hier in TMP1 zwischengespeichert wird.




Abbildung 4.6: Vorbereitung Schur-Komplement




Abbildung 4.7: Bildung Schur-Komplement

Abbildungen 4.6 und 4.7 zeigen die Bildung des Schur-Komplements, auf die hier um der Knappheit wegen nicht noch einmal extra eingegangen wird.

Die gleichen Schritte werden anschließend nach Inkrementierung von REC auf der nächsten Untermatrix ausgeführt. Da der Ablauf bis auf die angepasste Speicheradressierung im Prinzip gleich ist wird hier nur noch das Endergebnis aufgeführt (Diese Waveform wurde zur Abwechslung unter Nutzung der Schematic-Realisierung der FSM generiert, die Zustände konnten daher in Simvision nicht auf ihre Bezeichner gemapt werden. Der finale Zustand 0x00 ist der IDLE Zustand):



Abbildung 4.8: Endergebnis

Dieses lässt ich mit der von dem Skript aus Listing 2 erzeugten Datei *mem\_expected* vergleichen:

Code Listing 4.2: mem\_expectedTextdatei

```
00000003_00000002_00000003_00000001
00000000_FFF80000_00020000_00040000
00000000_0000a000_FFF9c000_FFF78000
00000000_00002000_00005c29_00048F5c
```

Da letztere erzeugt wird, indem die Ergebnisse einer mit (64-Bit) Fließkommazahlen arbeitenden Referenzimplementierung in eine Hexadzimaldarstellung konvertiert werden, sind die kleinen Abweichungen in den Werten der Matrixelemente nicht verwunderlich.

Eine allgemeine Genauigkeitsbetrachtung würde sich an dieser Stelle schwierig gestalten, da die Resultate in Abhängigkeit von der Eingabematrix mehr oder weniger von der Referenzimplementierung abweichen können.

# 5 ZUSAMMENFASSUNG UND WERTUNG

Die Funktionalität des Entwurfes konnte mit den Simulationsergebnissen gezeigt werden. Die Implementierung ist vergleichsweise schnell und benötigt nur wenige Hardwarekomponenten. Einzig problematisch sind die eingeschränkte Genauigkeit und der eingeschränkte Darstellungsbereich der 32-Bit Festkommadarstellung, welcher theoretisch in Extremfällen zu Überläufen führen kann. Wenn diese Probleme in einer alternativen Implementierung umgangen werden sollen, kann dort zum Beispiel mit 64-Bit Fließkommazahlen gearbeitet werden, auf Kosten einer größeren und langsameren Schaltung. In jedem Fall wäre auch der explizite Test auf Überläufe bei den Rechenoperationen inklusive ausführlicher Fehlerbehandlung in einer real einsetzbaren Schaltung sinnvoll.

Insgesamt verlief die Anfertigung dieser Arbeit relativ problemlos. Die anfängliche Planung des Algorithmus und Optimierung des Datenflussgraphen hat dabei einen großen Anteil der insgesamt benötigten Zeit beansprucht. Trotzdem fand sich dann während der Implementierung ein Fehler im Datenpfad und ein großer Teil des Entwurfes musste korrigiert werden. Im Nachhinein wäre es auf jeden Fall sinnvoll gewesen, bei der Erstellung von Datenflussgraphen, Registertransferdiagramm und Datenpfad teilweise auf Softwaretools zurückzugreifen oder entsprechende eigene Tools anzufertigen, da die "manuelle" Ausführung dieses Teils des Entwurfsprozesses sehr fehleranfällig ist.

Teilweise problematisch war auch die Arbeit mit Cadence Virtuoso, da hier teilweise Probleme wie die Nichtausgabe von \$display Meldungen oder nicht verwertbare Ergebnisse bei der RTL-Synthese auftraten. Diese Probleme ließen sich aufgrund der Komplexität und schwer durchdringbaren Dokumentation des Softwarepaketes wenn überhaupt nur mit Hilfe der Betreuer lösen und waren eher Hindernis als Lernerfahrung.

Insgesamt habe ich durch diese Arbeit jedoch einen guten Einblick in das Vorgehen beim Entwurf von digitalen Schaltungen erhalten.

# 6 QUELLCODE-LISTINGS

#### 6.1 PYTHON

Listing 1: lup\_decomposition.py, LUP Referenz-Implementierung

```
#!/usr/bin/env python2
1
2
3
     from copy import deepcopy
4
5
     {\tt def\ lup\_decomposition(A):}
      B = deepcopy(A)
6
7
       n = len(B)
       pi = list(range(1, n+1))
8
9
       for i in range(0, n-1):
10
         p = i
11
         piv_max = abs(B[i][i])
12
13
         for j in range(i, n):
           tmp = abs(B[j][i])
14
           if tmp > piv_max:
15
              [p, piv_max] = [j, tmp]
16
17
         pi[i], pi[p] = pi[p], pi[i]
18
19
         B[i], B[p] = B[p], B[i]
20
21
         for k in range(i+1, n):
           B[k][i] /= B[i][i]
23
            for l in range(i+1, n):
24
             B[k][1] = B[k][i] * B[i][1]
25
26
27
       return (B, pi)
```

Listing 2: mem\_gen.py, Generierung formatierter Speicherinhalt-Textdatei

```
#!/usr/bin/env python2
2
3
     from lup_decomposition import lup_decomposition
     def hex32_fp(d, frac_width=16):
5
6
       """Given a floating point number, obtain a 32-bit fixed point approximation of
       that number in hexadecimal notation.
7
8
9
       fp = int(round(d * 2**frac_width))
       b_comp = fp if d >= 0 else (abs(fp) ^ 0xFFFFFFFF) + 1
10
11
       return hex(b_comp)[2:].zfill(8)
12
13
14
     def write_mem(mem_file, A, pi=None):
       """Write memory layout corresponding with matrix {\tt A} and permutation vector {\tt pi}
15
16
       to a file.
17
       if pi is None:
18
         pi = list(range(1, len(A) + 1))
19
20
       dim_mem = hex32_fp(len(A), 0)
21
       pi_mem = [hex32_fp(i, 0) for i in pi]
22
23
       A_mem = [[hex32_fp(entry) for entry in row] for row in A]
24
       with open(mem_file, 'w') as f:
```

```
f.write(' '.join([dim mem] + pi mem) + '\n')
26
27
28
          for row in A_mem:
            f.write('_'.join(['0' * 8] + row) + '\n')
29
30
       f __name__ == '__main__':
with open("matrix", 'r') as f:
31
32
          A = [[float(entry) for entry in line.split()] for line in f]
33
          write mem("mem", A)
34
35
          A_expected, pi_expected = lup_decomposition(A)
36
          write_mem("mem_expected", A_expected, pi_expected)
37
```

#### 6.2 VERILOG

Listing 3: Speicher (LUP\_Decomp\_Memory)

```
1
     module LUP_Decomp_Memory( clk, rd_en, wr_en, ADR1, ADR2, DIN, DOUT );
2
       //maximum dimensions of input square Matrix A
3
       parameter N MAX = 3;
4
       parameter ADR1_WIDTH = $clog2(N_MAX+1);
5
       parameter ADR2_WIDTH = $clog2(N_MAX+1);
6
7
8
       input clk;
9
       input rd_en;
10
       input wr_en;
11
       input [31:0] DIN;
       input [31:0] ADR1;
12
13
       input [31:0] ADR2;
14
       output [31:0] DOUT;
15
16
17
       reg [(N_MAX+1)*32-1:0] ram [0:N_MAX];
       reg [31:0] DOUT;
18
19
20
       function [31:0] trunc 32(input [(N MAX+1)*32-1:0] row);
         trunc_32 = row[(N_MAX+1)*32-1:(N_MAX)*32];
21
22
23
24
       always @(posedge clk)
25
         begin
           if (rd_en)
26
27
             DOUT = trunc_32(ram[ADR1[ADR1_WIDTH-1:0]] << ADR2*32);</pre>
           else if (wr en)
28
29
              ram[ADR1[ADR1_WIDTH-1:0]] = ram[ADR1[ADR1_WIDTH-1:0]]
30
                                         & ~({32{1'b1}}} << (N_MAX-ADR2)*32)
                                         | (DIN << (N_MAX-ADR2)*32);
31
32
         end
33
       initial $readmemh("mem/mem", ram);
34
35
36
     endmodule
```

Listing 4: Finite State Machine (LUP\_Decomp\_FSM)

```
module LUP_Decomp_FSM( clk, reset, load, state, flag1_s, flag1_z, set_state, set_state_en );
2
       parameter IDLE
                              = 5'b000000:
3
       parameter LOAD1
                              = 5'b00001;
4
                              = 5'b00010;
       parameter LOAD2
5
       parameter DET_PIV1
                              = 5'b00011;
6
       parameter DET_PIV2
                              = 5'b00100;
       parameter DET_PIV3
                              = 5'b00101;
8
9
       parameter DET_PIV4
                              = 5'b00110;
       parameter DET_PIV5
                              = 5'b00111;
10
       parameter DET_PIV_NEXT = 5'b01000;
11
       parameter UPD_PIV
                              = 5'b01001;
```

```
parameter UPD PI1
                               = 5'b01010;
13
                               = 5'b01011;
       parameter UPD_PI2
14
15
       parameter UPD_PI3
                               = 5'b01100;
       parameter SWAP_ROWS1
                              = 5'b01101;
16
       parameter SWAP_ROWS2
                              = 5'b01110;
17
       parameter SWAP_ROWS3
18
                               = 5'b01111;
       parameter SWAP_ROWS4
                               = 5'b10000:
19
20
       parameter SCHUR_PREP1 = 5'b10001;
       parameter SCHUR PREP2
                              = 5'b10010;
21
       parameter SCHUR_PREP3 = 5'b10011;
22
       parameter SCHUR_PREP4 = 5'b10100;
23
       parameter SCHUR_PREP5 = 5'b10101;
24
25
       parameter SCHUR_PREP6 = 5'b10110;
       parameter SCHUR1
                               = 5'b10111;
26
       parameter SCHUR2
                               = 5'b11000;
27
28
       parameter SCHUR3
                               = 5'b11001;
       parameter SCHUR NEXT = 5'b11010;
29
       parameter NEXT_REC1
                              = 5'b11011;
30
31
       parameter NEXT_REC2
                               = 5'b11100;
       parameter ERROR
                               = 5'b11101;
32
33
34
       input clk;
35
       input reset:
36
       input load;
37
       input flag1 z;
38
       input flag1_s;
39
       input [4:0] set_state;
40
       input set_state_en;
41
42
       output state;
43
44
       reg [4:0] state;
       reg [4:0] next state;
45
46
47
       always @(posedge clk)
         if (set_state_en) begin
48
49
           state <= set_state;</pre>
50
         end
         else if (reset) begin
51
52
           state <= IDLE;</pre>
53
         end
54
         else begin
55
          state <= next_state;</pre>
56
         end
57
       always @(state or flag1_s or flag1_z or load)
58
         case(state)
59
60
           TDLE:
                          if (load) begin
                          next_state = LOAD1;
61
                          end
62
63
                          else begin
                           next_state = IDLE;
64
65
                          end
           LOAD1:
                          next_state = LOAD2;
66
                          next state = DET PIV1;
67
                          next_state = DET_PIV2;
68
           DET_PIV1:
69
           DET_PIV2:
                          next_state = DET_PIV3;
           DET_PIV3:
                          next_state = DET_PIV4;
70
71
           DET_PIV4:
                          next_state = DET_PIV5;
           DET_PIV5:
72
                          if (flag1 s) begin
                           next_state = UPD_PIV;
73
74
75
                          else begin
76
                           next_state = DET_PIV_NEXT;
77
           DET_PIV_NEXT: if (flag1_z) begin
78
79
                            next_state = UPD_PI1;
80
                          end
                          else begin
81
82
                           next_state = DET_PIV3;
83
                          end
           UPD_PIV:
84
                          if (flag1_z) begin
85
                            next_state = UPD_PI1;
```

```
86
                           end
87
                           else begin
88
                             next_state = DET_PIV3;
89
                           end
90
            UPD_PI1:
                           if (flag1_z) begin
91
                            next_state = ERROR;
92
                           end
93
                           else begin
                            next state = UPD PI2;
94
95
                           end
            UPD_PI2:
                           next_state = UPD_PI3;
96
            UPD_PI3:
                           next_state = SWAP_ROWS1;
97
                           next_state = SWAP_ROWS2;
98
            SWAP_ROWS1:
                           next_state = SWAP_ROWS3;
            SWAP_ROWS2:
99
                           next_state = SWAP_ROWS4;
            SWAP_ROWS3:
100
101
            SWAP_ROWS4:
                           if (flag1_z) begin
102
                            next state = SCHUR PREP1;
                           end
103
104
                           else begin
                            next_state = SWAP_ROWS1;
105
106
                           end
107
            SCHUR_PREP1: next_state = SCHUR_PREP2;
            SCHUR_PREP2: next_state = SCHUR_PREP3;
108
109
            SCHUR_PREP3: next_state = SCHUR_PREP4;
110
            SCHUR PREP4: next state = SCHUR PREP5;
            SCHUR_PREP5: next_state = SCHUR_PREP6;
111
            SCHUR_PREP6: next_state = SCHUR1;
112
                           next_state = SCHUR2;
            SCHUR1:
113
                           next_state = SCHUR3;
114
            SCHUR3:
                           if (flag1_s) begin
115
                            next_state = SCHUR_NEXT;
116
117
                           end
118
                           else begin
119
                             next_state = SCHUR1;
120
            SCHUR_NEXT:
                           if (flag1_z) begin
121
122
                             next_state = NEXT_REC1;
123
                           end
                           else begin
124
125
                             next_state = SCHUR_PREP2;
126
            NEXT_REC1:
                           next_state = NEXT_REC2;
127
128
            NEXT_REC2:
                           if (flag1_z) begin
                            next_state = IDLE;
129
130
                           end
131
                           else begin
                            next_state = DET_PIV1;
132
133
            ERROR:
                           next_state = IDLE;
134
                           next_state = IDLE;
            default:
135
136
           endcase
137
138
      endmodule
```

Listing 5: Steuerlogik (LUP\_Decomp\_Controllogic)

```
module LUP_Decomp_Controllogic(
1
2
       state, ready, ram_rd_en, ram_wr_en,
3
       C_EN_N, C_EN_REC, C_EN_PIV, C_EN_PIV_I, C_EN_RC, C_EN_CC, C_EN_TMP1, C_EN_TMP2,
4
5
       C_MX_ADR1, C_MX_ADR2, C_MX_DOUT, C_MX_REC, C_MX_PIV, C_MX_RC, C_MX_CC,
6
       C_MX_TMP1, C_MX_TMP2, C_MX_ALU1P, C_MX_ALU1M,C_MX_ALU2P, C_MX_ALU2M,
7
8
9
       C_SUB1, C_SET1_S, C_SET1_Z, C_SUB2 );
10
11
       parameter IDLE
                               = 5'b00000;
                              = 5'b00001;
       parameter LOAD1
12
13
       parameter LOAD2
                              = 5'b00010;
                              = 5'b00011;
       parameter DET PIV1
14
       parameter DET_PIV2
                               = 5'b00100;
15
```

```
parameter DET PIV3
                             = 5'b00101;
16
                            = 5'b00110;
= 5'b00111;
       parameter DET_PIV4
17
       parameter DET_PIV5
18
       parameter DET_PIV_NEXT = 5'b01000;
19
       parameter UPD_PIV = 5'b01001;
20
       parameter UPD_PI1
                               = 5'b01010;
21
                               = 5'b01011;
       parameter UPD_PI2
22
       parameter UPD_PI3
                               = 5'b01100;
23
       parameter SWAP_ROWS1
                               = 5'b01101;
24
       parameter SWAP_ROWS2
                              = 5'b01110;
25
       parameter SWAP_ROWS3
                               = 5'b01111;
26
       parameter SWAP_ROWS4
                               = 5'b10000;
27
28
       parameter SCHUR_PREP1 = 5'b10001;
       parameter SCHUR_PREP2 = 5'b10010;
29
       parameter SCHUR_PREP3 = 5'b10011;
30
       parameter SCHUR_PREP4 = 5'b10100;
31
       parameter SCHUR PREP5 = 5'b10101;
32
       parameter SCHUR_PREP6 = 5'b10110;
33
                               = 5'b10111;
34
       parameter SCHUR1
       parameter SCHUR2
                               = 5'b11000;
35
       parameter SCHUR3
                               = 5'b11001;
36
       parameter SCHUR_NEXT
                               = 5'b11010;
37
                               = 5'b11011;
       parameter NEXT_REC1
38
39
       parameter NEXT_REC2
                               = 5'b11100;
40
       parameter ERROR
                               = 5'b11101;
41
       input [4:0] state;
42
43
       output C_EN_N;
44
       output C_EN_REC;
45
       output C_EN_PIV;
46
       output C_EN_PIV_I;
47
       output C EN RC;
48
49
       output C_EN_CC;
50
       output C_EN_TMP1;
       output C_EN_TMP2;
51
       output [2:0] C_MX_ADR1;
52
53
       output [2:0] C_MX_ADR2;
       output [1:0] C MX DOUT;
54
55
       output C_MX_REC;
       output C_MX_PIV;
56
       output C_MX_RC;
57
       output [1:0] C_MX_CC;
       output C_MX_TMP1;
output C_MX_TMP2;
59
60
       output C_MX_ALU1P;
61
       output [2:0] C_MX_ALU1M;
62
63
       output [1:0] C_MX_ALU2P;
       output C_MX_ALU2M;
64
65
       output C_SUB1;
66
       output C_SET1_S;
       output C_SET1_Z;
67
68
       output C_SUB2;
       output ram_rd_en;
69
70
       output ram wr en;
71
       output ready;
72
       reg C_EN_N;
73
74
       reg C_EN_REC;
       reg C_EN_PIV;
reg C_EN_PIV_I;
75
76
       reg C_EN_RC;
77
       reg C_EN_CC;
78
       reg C_EN_TMP1;
79
80
       reg C_EN_TMP2;
       reg [2:0] C_MX_ADR1;
81
82
       reg [2:0] C_MX_ADR2;
       reg [1:0] C_MX_DOUT;
83
       reg C_MX_REC;
84
85
       reg C_MX_PIV;
       reg C_MX_RC;
86
       reg [1:0] C_MX_CC;
87
       reg C_MX_TMP1;
```

```
reg C MX TMP2;
89
        reg C_MX_ALU1P;
90
91
        reg [2:0] C_MX_ALU1M;
        reg [1:0] C_MX_ALU2P;
92
93
        reg C_MX_ALU2M;
        reg C_SUB1;
reg C_SET1_S;
94
95
96
        reg C_SET1_Z;
97
        reg C_SUB2;
        reg ram_rd_en;
98
99
        reg ram_wr_en;
        reg ready;
100
101
        always @(state)
102
103
           begin
                        = 1'b0;
104
            C_{EN_N}
            C EN REC
                      = 1'b0;
105
            C_EN_PIV
                       = 1'b0;
106
            C_{EN_PIV_I} = 1'b0;
107
            C_EN_RC
                      = 1'b0;
108
                        = 1'b0;
            C_EN_CC
109
            C_EN_TMP1 = 1'b0;
C_EN_TMP2 = 1'b0;
110
111
112
            C_MX_ADR1 = 3'b0;
113
            C MX ADR2
                       = 3'b0;
            C_MX_DOUT = 2'b0;
114
115
            C_MX_REC
                       = 1'b0;
            C_MX_PIV
                       = 1'b0;
116
            C_MX_RC
                       = 1'b0;
117
            C_MX_CC
                        = 2'b0;
118
            C_MX_TMP1 = 1'b0;
119
            C_MX_TMP2 = 1'b0;
120
            C MX ALU1P = 1'b0;
121
            C_MX_ALU1M = 3'b0;
122
            C_MX_ALU2P = 2'b0;
123
            C MX ALU2M = 1'b0;
124
            C_SUB1
                       = 1'b0;
125
126
            C_SET1_S
                       = 1'b0;
            C_SET1_Z
                       = 1'b0:
127
128
            C_SUB2
                        = 1'b0;
129
            ram_rd_en = 1'b0;
            ram_wr_en = 1'b0;
130
131
            ready
                       = 1'b0;
132
             case (state)
133
               IDLE:
134
                               begin
                                ready = 1'b1;
135
136
                               end
               LOAD1:
137
                               begin
                                ram_rd_en = 1'b1; //MEM(CO,CO)
138
139
140
                               begin
                                 C_EN_N = 1'b1; //DO -> N
141
142
                                 C_EN_REC = 1'b1; //C1 -> REC
                                 C_EN_RC = 1'b1; //C1 \rightarrow RC
143
144
                               end
145
               DET_PIV1:
                               begin
                                 C_EN_PIV_I = 1'b1; //RC -> PIV_I
146
147
                                 C_MX_ADR1 = 3'b001; //RC
148
                                 C_MX_ADR2 = 3'b001; //REC
149
                                 ram_rd_en = 1'b1; //MEM(RC,REC)
150
151
                               end
               DET_PIV2:
152
                               begin
153
                                 C_EN_PIV = 1'b1; //DO -> PIV
                                 C_MX_RC = 1'b1; //ALU2
154
                                 C_EN_RC = 1'b1; //ALU2 -> RC
155
                               end
156
               DET_PIV3:
157
                               begin
158
                                 C_MX_ADR1 = 3'b001; //RC
                                 C_MX_ADR2 = 3'b001; //REC
159
                                 ram_rd_en = 1'b1; //MEM(RC,REC)
160
161
```

```
DET PIV4:
162
                              begin
                                C_EN_TMP1 = 1'b1; //DO -> TMP1
163
164
                                C_SUB1 = 1'b1; //ALU2: SUB
165
166
                                C_SET1_S = 1'b1; //S1
                                //ALU2: ABS(PIV) - ABS(DO)
167
168
                              end
169
               DET_PIV5:
                                C MX ALU1P = 1'b1; //N
170
                                C_MX_ALU1M = 3'b001; //RC
171
                                C_SUB1 = 1'b1; //N - RC
172
                                C_{SET1_Z} = 1'b1; //Z1
173
                                //ALU2: RC + 1//ABS(PIV) - ABS(DO)
174
175
                              end
               DET_PIV_NEXT: begin
176
                                C_MX_RC = 1'b1; //ALU2
177
                                C EN RC = 1'b1; //ALU2 -> RC
178
179
180
                                C_MX_ALU1M = 3'b010; //C0
                                C_SET1_Z = 1'b1; //Z1
181
                                //ALU1: ABS(PIV) + 0
182
183
                                C_MX_ADR2 = 3'b001; //REC
184
185
                                ram_rd_en = 1'b1; //MEM(CO,REC)
186
                              end
               UPD_PIV:
187
                              begin
                                C_MX_PIV = 1'b1; //TMP1
188
189
                                C_EN_PIV = 1'b1; //TMP1 -> PIV
                                C_{EN_PIV_I} = 1'b1; //RC -> PIV_I
190
                                C_MX_RC = 1'b1; //ALU2
191
                                C_EN_RC = 1'b1; //ALU2 -> PIV
192
193
                                C MX ALU1M = 3'b010; //C0
194
                                C_SET1_Z = 1'b1; //Z1
195
196
                                //ALU1: ABS(PIV) + 0
197
                                C_MX_ADR2 = 3'b001; //REC
198
                                ram_rd_en = 1'b1; //MEM(CO, REC)
199
200
                              end
201
               UPD_PI1:
                              begin
202
                                C_EN_TMP1 = 1'b1; //DO -> TMP1
                                C_MX_ADR2 = 3'b010; //PIV_I
203
204
                                ram_rd_en = 1'b1; //MEM(CO,PIV_I)
205
                              end
206
               UPD_PI2:
                              begin
                                C_MX_ADR2 = 3'b001; //REC
207
                                ram_wr_en = 1'b1; //DO -> MEM(CO,REC)
208
209
               UPD_PI3:
210
                              begin
                                C_EN_CC = 1'b1; //C1 -> CC
211
212
                                C_MX_ADR2 = 3'b010; // PIV_I
213
                                C_MX_DOUT = 2'b01; //TMP1
214
                                ram_wr_en = 1'b1; //TMP1 -> MEM(CO,PIV_I)
215
216
                              end
217
               SWAP_ROWS1:
                              begin
218
                                C_MX_ADR1 = 3'b010; //REC
                                C_MX_ADR2 = 3'b011; //CC
219
220
                                ram_rd_en = 1'b1; //MEM(REC,CC)
221
               SWAP_ROWS2:
222
                              begin
                                C_EN_TMP1 = 1'b1; //DO -> TMP1
223
224
                                C_MX_ALU2P = 3'b001; //REC
225
226
                                //ALU2: REC + 1
227
228
                                C_MX_ADR1 = 3'b011; //PIV_I
                                C MX ADR2 = 3'b011; //CC
229
                                ram_rd_en = 1'b1; //MEM(PIV_I,CC)
230
231
               SWAP_ROWS3:
232
                              begin
                                C_MX_RC = 1'b1; //ALU2
233
                                C_EN_RC = 1'b1; //ALU2 -> RC
234
```

```
235
                               C_MX_ALU1P = 1'b1; //N
236
237
                               C_MX_ALU1M = 3'b011; //CC
                               C_SUB1 = 1'b1; //ALU1: SUB
238
                               C_SET1_Z = 1'b1; //Z1
239
                               //ALU1: N - CC
240
                               C_MX_ALU2P = 3'b010; //CC
241
242
                               //ALU2: CC + 1
243
                               C_MX_ADR1 = 3'b010; //REC
244
                               C_MX_ADR2 = 3'b011; //CC
245
                               246
247
              SWAP_ROWS4:
248
                             begin
                               C_MX_CC = 2'b01; //ALU2
249
                               C_EN_CC = 1'b1; //ALU2 -> CC
250
251
                               C_MX_ADR1 = 3'b011; //PIV_I
252
253
                               C_MX_ADR2 = 3'b011; //CC
                               C_MX_DOUT = 2'b01; //TMP1
254
                               ram_wr_en = 1'b1; //TMP1 -> MEM(PIV_I,CC)
255
256
              SCHUR PREP1:
                             begin
257
258
                               C_MX_ADR1 = 3'b001; //RC
                               C_MX_ADR2 = 3'b001; //REC
259
                               ram_rd_en = 1'b1; //MEM(RC,REC)
260
261
262
              SCHUR_PREP2:
                             begin
                               C_MX_ALU2P = 2'b01; //REC
263
                               //ALU2: REC+1
264
                               //DIV: DO/PIV
265
266
              SCHUR PREP3:
267
                             begin
                               C_MX_CC = 2'b01; //ALU2
268
269
                               C_EN_CC = 1'b1; //ALU2 -> CC
270
                             end
              SCHUR_PREP4:
271
                             begin
272
                               C_MX_ADR1 = 3'b010; //REC
                               C MX ADR2 = 3'b011; //CC
273
274
                               ram_rd_en = 1'b1; //MEM(REC,CC)
275
              SCHUR_PREP5:
276
                             {\tt begin}
277
                               C_MX_TMP1 = 1'b1; //DIV
278
                               C_{EN\_TMP1} = 1'b1; //DIV -> TMP1
                               C_EN_TMP2 = 1'b1; //DO \rightarrow TMP2
279
280
                             end
              SCHUR_PREP6: begin
281
                               C_MX_ADR1 = 3'b001; //RC
282
                               C_MX_ADR2 = 3'b001; //REC
283
                               C_MX_DOUT = 2'b01; //TMP1
284
285
                               ram_wr_en = 1'b1; //TMP1 -> MEM(RC,REC)
286
                             end
287
              SCHUR1:
                             begin
288
                               C_MX_ALU2P = 2'b10; //CC
                               //ALU: CC + 1
289
290
                               C_MX_ADR1 = 3'b001; //RC
291
                               C_MX_ADR2 = 3'b011; //CC
292
293
                               ram_rd_en = 1'b1; //MEM(RC,CC)
294
                             end
              SCHUR2:
295
                             begin
                               C_MX_TMP2 = 1'b1; //ALU2
296
                               C_EN_TMP2 = 1'b1; //ALU2 -> TMP2
297
298
299
                               C_MX_ALU1P = 1'b1; //N
                               C_MX_ALU1M = 3'b100; //ALU2
300
301
                               C_SUB1 = 1'b1; //ALU1: SUB3
                               C SET1 S = 1'b1; //S1
302
                               //ALU1: N - ALU2
303
304
                               C_MX_ALU2P = 2'b11; //D0
                               C_MX_ALU2M = 1'b1; //MUL
305
                               C_SUB2 = 1'b1; //ALU2: SUB
306
                               //ALU2: DO-MUL
307
```

```
308
                                C_MX_ADR1 = 3'b010; //REC
309
310
                                C_MX_ADR2 = 3'b100; //ALU2
                                ram_rd_en = 1'b1; //MEM(REC, ALU2)
311
312
               SCHUR3:
313
                              begin
                                C_MX_CC = 2'b10; //TMP2
314
315
                                C_EN_CC = 1'b1; //TMP2 -> CC
                                C_EN_TMP2 = 1'b1; //D0 -> TMP2
316
317
                                C_MX_ALU1P = 2'b01; //N
318
                                C_MX_ALU1M = 3'b001; //RC
319
                                C_SUB1 = 1'b1; //ALU1: SUB
320
                                C_SET1_Z = 1'b1; //Z1
321
                                //ALU1: N - RC
322
323
                                //ALU2: RC + 1
324
                                C_MX_ADR1 = 3'b001; //RC
325
326
                                C_MX_ADR2 = 3'b011; //CC
                                C_MX_DOUT = 2'b11; //ALU2
327
                                ram_wr_en = 1'b1; //ALU2 -> MEM(RC,CC)
328
329
               SCHUR NEXT:
330
                              begin
331
                                C_MX_RC = 1'b1; //ALU2
332
                                C EN RC = 1'b1; //ALU2 -> RC
333
                                C_MX_ALU2P = 2'b01; //REC
334
335
                                //ALU2: REC + 1
336
                                C_MX_ADR1 = 3'b100; //ALU2
337
                                C_MX_ADR2 = 3'b001; //REC
338
                                ram_rd_en = 1'b1; //MEM(ALU2,REC)
339
340
               NEXT_REC1:
341
342
                                C_MX_REC = 1'b1; //ALU2
                                C_EN_REC = 1'b1; //ALU2 -> REC
343
344
345
                                C_MX_RC = 1'b1; //ALU2
                                C_EN_RC = 1'b1; //ALU2 -> RC
346
347
                                C_MX_ALU1P = 1'b1; //N
348
                                C_MX_ALU1M = 3'b100; //ALU2
349
350
                                C_SUB1 = 1'b1; //ALU1: SUB
                                C_SET1_Z = 1'b1; //Z1
351
                                //ALU1: N - ALU2
352
353
                              end
354
             endcase
355
           end
356
      endmodule
357
```

Listing 6: FSM Testbench (LUP\_Decomp\_FSM\_tb)

```
module LUP_Decomp_FSM_tb ( error );
1
2
3
       parameter CYCLE = 100;
4
                               = 5'b00000;
5
       parameter IDLE
       parameter LOAD1
                               = 5'b00001;
6
                               = 5'b00010;
       parameter LOAD2
7
8
       parameter DET_PIV1
                               = 5'b00011;
                               = 5'b00100;
9
       parameter DET_PIV2
                               = 5'b00101;
       parameter DET_PIV3
10
       parameter DET_PIV4
                               = 5'b00110;
11
12
       parameter DET_PIV5
                               = 5'b00111;
13
       parameter DET_PIV_NEXT = 5'b01000;
14
       parameter UPD_PIV
                              = 5'b01001;
                               = 5'b01010;
       parameter UPD_PI1
15
16
       parameter UPD_PI2
                               = 5'b01011;
       parameter UPD PI3
                               = 5'b01100;
17
       parameter SWAP_ROWS1
                              = 5'b01101;
18
```

```
parameter SWAP ROWS2
                              = 5'b01110;
19
       parameter SWAP_ROWS3
                              = 5'b01111;
20
21
       parameter SWAP_ROWS4
                              = 5'b10000;
       parameter SCHUR_PREP1 = 5'b10001;
22
       parameter SCHUR_PREP2 = 5'b10010;
23
       parameter SCHUR_PREP3
                              = 5'b10011;
24
       parameter SCHUR_PREP4 = 5'b10100;
25
26
       parameter SCHUR_PREP5 = 5'b10101;
       parameter SCHUR PREP6 = 5'b10110;
27
                              = 5'b10111;
       parameter SCHUR1
28
       parameter SCHUR2
                              = 5'b11000;
       parameter SCHUR3
                               = 5'b11001;
30
                              = 5'b11010;
31
       parameter SCHUR_NEXT
       parameter NEXT_REC1
                              = 5'b11011;
32
                              = 5'b11100;
       parameter NEXT_REC2
33
34
       parameter ERROR
                              = 5'b11101;
       parameter UNUSED1
                              = 5'b11110;
35
       parameter UNUSED2
                              = 5'b11111;
36
37
       output error;
38
39
       reg clk;
40
       reg reset;
41
42
       reg load;
43
       reg flag1_z;
       reg flag1_s;
44
45
       reg [4:0] set_state;
       reg set_state_en;
46
       reg [4:0] expected_next_state;
47
48
       reg error;
49
50
       wire [4:0] state;
51
       LUP_Decomp_FSM DUT(
52
53
         .clk(clk),
54
         .reset(reset),
         .load(load),
55
56
         .state(state),
         .flag1_z(flag1_z),
57
58
         .flag1_s(flag1_s),
59
         .set_state(set_state),
60
         .set_state_en(set_state_en)
       );
61
62
       initial begin
63
         clk = 1'b0;
64
         reset = 1'b0:
65
         load = 1'b0;
66
         flag1_z = 1'b0;
67
         flag1_s = 1'b0;
68
69
         set_state = 5'b00000;
         set state en = 1'b0;
70
         expected_next_state = 5'b00000;
71
72
         error = 1'b0;
73
       end
74
75
       always #(CYCLE/2) clk = ~clk;
76
77
       integer i;
78
       initial begin
         for (i = 0; i < 512; i = i + 1) begin
79
           {set_state, reset, load, flag1_z, flag1_s} = i;
80
81
82
           //set state
83
           set_state_en = 1'b1;
           #(CYCLE);
84
85
86
           casez(i) //get expected next state
             {{5{1'b?}}},4'b1????}: expected_next_state = IDLE;
87
88
             {IDLE,4'b00??}: expected_next_state = IDLE;
             {IDLE,4'b01??}: expected_next_state = LOAD1;
89
             {LOAD1,4'b0???}: expected_next_state = LOAD2;
90
             {LOAD2,4'b0???}: expected_next_state = DET_PIV1;
91
```

```
92
              {DET PIV1,4'b0???}: expected next state = DET PIV2;
              {DET_PIV2,4'b0???}: expected_next_state = DET_PIV3;
93
              {DET_PIV3,4'b0???}: expected_next_state = DET_PIV4;
94
              {DET_PIV4,4'b0???}: expected_next_state = DET_PIV5;
95
              {DET_PIV5,4'b0??0}: expected_next_state = DET_PIV_NEXT;
96
97
              {DET_PIV5,4'b0??1}: expected_next_state = UPD_PIV;
              DET_PIV_NEXT,4'b0?0?}: expected_next_state = DET_PIV3;
98
99
              {DET_PIV_NEXT,4'b0?1?}: expected_next_state = UPD_PI1;
              {UPD PIV,4'b0?0?}: expected next state = DET PIV3;
100
              {UPD_PIV,4'b0?1?}: expected_next_state = UPD_PI1;
101
              {UPD_PI1,4'b0?0?}: expected_next_state = UPD_PI2;
              {UPD_PI1,4'b0?1?}: expected_next_state = ERROR;
103
              {UPD_PI2,4'b0???}: expected_next_state = UPD_PI3;
104
              {UPD_PI3,4'b0???}: expected_next_state = SWAP_ROWS1;
105
              {SWAP_ROWS1,4'b0???}: expected_next_state = SWAP_ROWS2;
106
              {SWAP_ROWS2,4'b0???}: expected_next_state = SWAP_ROWS3;
107
              {SWAP ROWS3,4'b0???}: expected next state = SWAP ROWS4;
108
              {SWAP_ROWS4,4'b0?0?}: expected_next_state = SWAP_ROWS1;
109
110
              {SWAP_ROWS4,4'b0?1?}: expected_next_state = SCHUR_PREP1;
              {SCHUR_PREP1,4'b0???}: expected_next_state = SCHUR_PREP2;
111
              {SCHUR_PREP2,4'b0???}: expected_next_state = SCHUR_PREP3;
112
              {SCHUR_PREP3,4'b0???}: expected_next_state = SCHUR_PREP4;
113
              {SCHUR_PREP4,4'b0???}: expected_next_state = SCHUR_PREP5;
114
              {SCHUR_PREP5,4'b0????}: expected_next_state = SCHUR_PREP6;
115
116
              {SCHUR PREP6,4'b0???}: expected next state = SCHUR1;
              {SCHUR1,4'b0???}: expected_next_state = SCHUR2;
117
              {SCHUR2,4'b0???}: expected_next_state = SCHUR3;
119
              {SCHUR3,4'b0??0}: expected_next_state = SCHUR1;
              {SCHUR3,4'b0??1}: expected_next_state = SCHUR_NEXT;
120
              {SCHUR_NEXT,4'b0?0?}: expected_next_state = SCHUR_PREP2;
121
              {SCHUR_NEXT,4'b0?1?}: expected_next_state = NEXT_REC1;
122
123
              {NEXT_REC1,4'b0???}: expected_next_state = NEXT_REC2;
              {NEXT REC2,4'b0?0?}: expected next state = DET PIV1;
124
              {NEXT_REC2,4'b0?1?}: expected_next_state = IDLE;
125
              {ERROR,4'b0???}: expected_next_state = IDLE;
126
127
              default: expected_next_state = IDLE;
128
            endcase
129
            //let FSM make transition
130
131
            set_state_en = 1'b0;
132
            #(CYCLE):
133
            //check if resulting state matches with expected state
            if (state != expected next state) begin
135
              error = 1'b1;
136
137
              $finish:
            end
138
139
          end
140
          $finish:
141
142
143
144
      endmodule
```

Listing 7: Testbench (LUP\_Decomp\_Top\_tb)

```
module LUP_Decomp_Top_tb ( load );
2
       parameter CYCLE = 100;
3
4
5
       wire [31:0] DATA_MEM_RD;
       wire [31:0] DATA_MEM_WR;
6
       wire [31:0] DATA_MEM_ADR1;
       wire [31:0] DATA_MEM_ADR2;
8
9
       wire ram_wr_en;
10
       wire ram_rd_en;
11
       wire ready;
12
13
       output load;
14
15
       reg clk;
```

```
reg reset;
16
        reg load;
17
18
        reg [4:0] set_state;
19
        reg set_state_en;
20
21
        LUP_Decomp_Memory mem (
          .clk(clk),
22
23
          .rd_en(ram_rd_en),
          .wr_en(ram_wr_en),
.ADR1(DATA_MEM_ADR1),
24
25
26
          .ADR2(DATA_MEM_ADR2),
          .DIN(DATA_MEM_WR),
.DOUT(DATA_MEM_RD)
27
28
29
30
        LUP_Decomp DUT (
31
32
          .clk(clk),
          .reset(reset),
33
34
          .load(load),
35
          .ready(ready),
          .set_state(set_state),
36
37
          .set_state_en(set_state_en),
          .ram_rd_en(ram_rd_en),
38
39
          .ram_wr_en(ram_wr_en),
40
          .ADR1(DATA_MEM_ADR1),
          .ADR2(DATA_MEM_ADR2),
41
42
          .DIN(DATA_MEM_RD),
          .DOUT(DATA_MEM_WR)
43
        );
44
45
        initial begin
46
          clk = 1'b0;
47
48
          reset = 1'b0;
          load = 1'b0;
49
50
          set_state = 5'b00000;
          set_state_en = 1'b0;
51
        end
52
53
        always #(CYCLE/2) clk = ~clk;
54
55
56
        initial begin
          #(CYCLE/4)
57
58
          reset = 1'b1;
59
          #(CYCLE/2)
          reset = 1'b0;
60
          #(CYCLE/2)
61
          load = 1'b1:
62
          #(CYCLE/2)
63
64
          load = 1'b0;
65
66
          while (ready == 0) begin
           #(CYCLE);
67
          end
68
69
          #(CYCLE)
70
          $finish;
71
72
        end
73
     \verb"endmodule"
```

# **APPENDIX: VERZEICHNISSE**

# **ABBILDUNGSVERZEICHNIS**

2.1 2.2	Schematische Darstellung des Hauptspeicher-Layouts	9 10
3.1 3.2 3.3 3.4 3.5 3.6 3.7 3.8	Datenflussgraph  Kombinatorische Schaltung zur Bildung des Absolutwertes eines 32-Bit Signals  Datenpfad realisiert mit dem Virtuoso Schematic Editor  Register-Transfer-Folgen  Zustandsübergangsdiagramm  FSM-Schaltplan  Kombinatorische Übergangslogik der FSM  Top-Ansicht	13 15 16 17 18 21 22 23
4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.8	Ausgabe der FSM-Testbench (Ausschnitt) Initialer Ladevorgang Bestimmung des Pivotelements Aktualisierung des Permutationsvektors Reihentausch Vorbereitung Schur-Komplement Bildung Schur-Komplement Endergebnis	25 25 26 27 27 27 28 28
TAE	BELLENVERZEICHNIS	

# **LITERATURVERZEICHNIS**

[COR01] Thomas H. Cormen, Clifford Stein, Ronald L. Rivest, and Charles E. Leiserson. 2001. Introduction to Algorithms (2nd ed.). McGraw-Hill Higher Education