# 电子科技大学

# 计算机专业类课程

# 实验报告

课程名称: 计算机组成原理综合实验

学生姓名: 郭志猛

学 号: 2017080201005

指导教师: 陈虹

日期: 2019年 6月29日

# 景

实验报告一	.1
1.实验室名称	
2.实验项目	
3.实验环境	
4.实验任务	
5.实验原理	
6.实验步骤	
7.实验结果	
实验报告二	.1
1.实验室名称	
2.实验项目	
3.实验环境	
4.实验任务	
5.实验原理	
6.实验步骤	
7.实验结果	
实验报告三	.1
1.实验室名称	
2.实验项目	
3.实验环境	
4.实验任务	
5.实验原理	
6.实验步骤	
7.实验结果	
实验报告四	.1
1.实验室名称	
2.实验项目	
3.实验环境	
4.实验任务	
5.实验原理	
6.实验步骤	
7 实验结果	

# 电子科技大学

# 实验报告一

- 一 实验室名称 A2-411
- 二 实验项目:实验一:基本器件的设计与实现
- 三 实验环境:


硬件环境: PC 计算机和 FPGA 开发板

软件环境:操作系统: Windows 10

开发平台: Xilinx ISE Design Suite 14.7 集成开发系统

开发板: Spartan6-XC6SLX45

下载软件: Adept




### 四 实验任务

- 1. 掌握用 Verlog 设计硬件电路的基本方法;
- 2. 开发板的基本使用;
- 3. 基本器件的设计:
  - 32位2选1多路选择器;
  - 5位2选1多路选择器;
  - 32 位寄存器堆;


扩展器与ALU的设计。

# 五 实验原理


1.32 位 2 选 1 多路选择器 电路设计如下:




### 2.5位2选1多路选择器



### 3.32 位寄存器堆



### 4. ALU 的设计



ALU_Operation	功能描述			
000	Add(加)			
100	Sub (减)			
001	And (与)			
101	Or (或)			
010	Xor(异或)			
110	设置高位			

### 六 实验步骤

1. 新建文件:

设置设备和文件路径及编程语言

2. 新建模块:

添加 Verilog Module:

3. 编写程序:

根据上图控制电路功能编写 Verilog 程序:

(5位2选1多路选择器)

```
21 module MUX5 2 1(
22 input [\overline{4}:\overline{0}] A,
23
        input [4:0] B,
24
        input
                      Sel,
25
        output[4:0] O
    );
26
27
28
        assign O = Sel?B:A;
29 endmodule
30
```

### (32位2选1多路选择器)

```
21 module MUX32 2 1(
22
       input [31:0] A,
       input [31:0] B,
23
24
       input
                     Sel,
25
       output[31:0] 0
26
27
         assign O = Sel? B:A;
28
29 endmodule
30
```

### (32 位寄存器堆)


```
21 module regfile(
22
             input [4:0] Rn1, Rn2, Wn,
23
             input
                          Write,
24
             input [31:0] Wd,
25
             output [31:0] A,B,
26
             input
                           Clock
27
          );
28
29
          reg [31:0] Register[0:31];
30
31
          //read data
32
          assign A = (Rn1 == 0)? 0:Register[Rn1];
          assign B = (Rn2 == 0)? 0:Register[Rn2];
33
34
35
          //write data
36
          always @ ( posedge Clock) begin
             if ((Write) && (Wn != 0)) Register[Wn] <= Wd;</pre>
37
38
39
40 endmodule
```

(ALU)


```
21 module ALU(
        input [31:0] A,B,
22
23
        input [ 2:0] ALU operation,
24
        output[31:0] Result,
25
        output
                     Zero
26
       );
27
28
        assign Result = (ALU operation == 3'b000) ? A + B:
                         (ALU operation == 3'b100) ? A - B :
29
                         (ALU operation == 3'b001) ? A & B :
30
                         (ALU operation == 3'b101) ? A | B :
31
32
                         (ALU_operation == 3'b010) ? A ^ B :
                         (ALU operation == 3'b110) ? {B[15:0],16'h0} :
33
                        32'hxxxxxxxx;
34
35
36
        assign Zero = ~|Result;
37
38
39 endmodule
40
```

### 4. 综合模块:


(5位2选1多路选择器)




(32 位 2 选 1 多路选择器)



(32 位寄存器堆)




(ALU)




### 七 实验结果

实验结果如下:


(5位2选1多路选择器)




(32位2选1多路选择器)



### (32 位寄存器堆)



### (ALU)



# 电子科技大学

# 实 验 报 告二

- 一 实验室名称 A2-411
- 二 实验项目:实验二:控制器与取指电路的设计与实现
- 三 实验环境:


硬件环境: PC 计算机和 FPGA 开发板

软件环境:操作系统: Windows 10

开发平台: Xilinx ISE Design Suite 14.7 集成开发系统

开发板: Spartan6-XC6SLX45

下载软件: Adept




### 四 实验任务

- 1. 设计并实现控制器
- 2. 设计并实现取指电路

### 五 实验原理

1. 控制器的设计


控制器结构如下图所示:



输入指令与输出控制信号关系如下:

Input		Oupput							
		女	ije Lije	ည	/rite	ead	Reg	ક	
指令	op[5:0]	RegDst	RegWrite	AWSrc	MemWrite	MemRead	MemtoReg	Branch	AUUctr[1:0]
RT	000000	1	1	0	0	0	0	0	10
<u>lw</u>	100011	0	1	1	0	1	1	0	00
sw	101011	x	0	1	1	0	x	0	00
beq	000100	x	0	0	0	0	x	1	01
lui	001111	0	1	1	0	0	0	0	11

# 2. 取指电路的设计 取指电路如下图所示:



### 六 实验步骤

1. 新建文件:

设置设备和文件路径及编程语言

2. 新建模块:

添加 Verilog Module

3. 编写程序:

根据上图控制电路功能编写 Verilog 程序

(控制器: Control+ALUop)

```
21 module Control(
       input [5:0] op,
22
      output RegDst, RegWrite, ALUSrc,
23
      output MemWrite, MemRead, MemtoReg,
24
      output Branch,
25
26
      output [1:0] ALUctr
27
      );
28
      wire i Rt = ~|op;
29
      wire i lw = op[5]&\simop[3];
30
      wire i sw = op[5]&op[3];
31
32
      wire i beq = ~op[3]&op[2];
33
      wire i lui = op[3]&op[2];
34
     assign RegDst = i Rt;
35
      assign RegWrite = i_Rt | i lw | i l
36
      assign ALUSrc = i lw|i sw|i lui;
37
      assign MemWrite = i sw;
38
      assign MemRead = i lw;
39
      assign MemtoReg = i lw;
40
41
      assign Branch = i beq;
42
      assign ALUctr[l] = i Rt|i lui;
43
      assign ALUctr[0] = i beq|i lui;
44
45
46
    endmodule
47
```

```
22 module ALUop (
23
      input [5:0] func,
24
      input [1:0] ALUctr,
25
      output [2:0] ALU op
26
      );
27
28
      wire i Rt = ALUctr[1] & ~ALUctr[0];
29
30
      assign ALU op[2] = (i Rt & ((~func[2] & func[1])|(func[2]&func[0])))|ALUctr[0];
31
       assign ALU op[1] = (i Rt&func[1]&func[2])|(ALUctr[0]&ALUctr[1]);
32
       assign ALU op[0] = (i Rt&func[2]&~func[1]);
33
34 endmodule
```

### (取指电路: 总+加法器+左移两位+32位多路选择器)

```
module Fetch (
21
22
       input B, Z, Reset, Clock,
23
       input [31:0] B addr,
24
       output [31:0] addr
25
       );
26
27
       reg [31:0] PC;
       wire [31:0] sum0, B addrl, suml, next pc;
28
29
       wire sel = Z&B;
30
       Left 2 Shifter U0 (B addr, B addrl);
31
32
33
       ADD32 U1 (PC, 4, sum0);
       ADD32 U2(sum0, B addrl, suml);
34
       MUX32 2 1 M1(sum0, sum1, sel, next_pc);
35
36
       assign addr = PC;
37
38
       always @(posedge Clock or negedge Reset) begin
39
       if (Reset == 0)
40
41
           PC = 0;
42
       else
           PC = next pc;
43
44
       end
45
46
47
   endmodule
48
```


```
21 module ADD32(A,B,C);
22 input [31:0] A,B;
23 output [31:0] C;
24
25 assign C = A+B;
26
27
28 endmodule
```

```
21  module Left_2_Shifter(B_addr, B_addr1);
22   input [31:0] B_addr;
23   output [31:0] B_addr1;
24
25   assign B_addr1[31:0] = { B_addr[29:0], 2'b00 };
26
27  endmodule
```


```
21
    module MUX32 2 1(
       input [31:0] A,
22
       input [31:0] B,
23
24
       input
                     Sel,
25
       output[31:0] 0
26
     );
27
28
          assign 0 = Sel? B:A;
29 endmodule
```


### 4. 综合模块:

(控制器)



(取指电路)







# 七 实验结果

实验结果如下:

(控制器)



### (取指电路)



# 电子科技大学

# 实 验 报 告三

- 一 实验室名称 A2-411
- 二 实验项目: 实验三: 单周期 CPU 的设计与实现
- 三 实验环境:


硬件环境: PC 计算机和 FPGA 开发板

软件环境:操作系统: Windows 10

开发平台: Xilinx ISE Design Suite 14.7 集成开发系统

开发板: Spartan6-XC6SLX45

下载软件: Adept




## 四 实验任务

- 1. 设计并实现 Data\_Flow
- 2. 设计并实现 Instruction\_ROM
- 3. 设计并实现 Data\_MEM

### 五 实验原理

- 1. Data\_Flow 的设计
- 三个部分的结构如下图所示:



Data Flow 的输入输出信号如下:

### 输入信号:

- 1. Reset—复位信号
- 2. Clock—时钟信号
- 3. Inst—从指令存储器读出的指令 码 (32位)
- 4. Data— Data Mem的输出作为 最后一个MUX的输入数据 (32 位)

### 输出信号:

- 1. MemWrite—数据存储器DATA MEM的写信号
- 2. MemRead—数据存储器DATA MEM的读信号
- 3. Result—运算器ALU的输出结果 (32位)
- 4. B\_data—寄存器堆B口输出作为数据存储器 DATA MEM的写入数据 (32位)
- 5. NextPC—取指电路形成的下条指令的地址 (32 位)

### 2. Instruction\_ROM 的设计

Instruction\_ROM 输入输出信号如下:

输入信号: Addr —地址 (32位)

输出信号: Inst — 当前指令 (32位)

### MIPS32 常见指令编码表如下:

指令	[31:26]	[25:21]	[20:16]	[15:11]	[10:6]	[5:0]	功能
add	000000	rs	rt	rd	00000	100000	寄存器加
sub	000000	rs	rt	rd	00000	100010	寄存器减
and	000000	rs	rt	rd	00000	100100	寄存器与
or	000000	rs	rt	rd	00000	100101	寄存器或
xor	000000	rs	rt	rd	00000	100110	寄存器异或

指令	[31:26]	[25:21]	[20:16]	[15:0]	功能
lw	100011	rs	rt	immediate	取字数据
sw	101011	rs	rt	immediate	存字数据
beq	000100	rs	rt	immediate	相等转移
lui	001111	00000	rt	immediate	设置高位

### 需要完成的指令如下:

Add \$a1, \$0, \$0

Lw \$s1, 0(\$a1)

Lw \$s2, 4(\$a1)

Add \$s1, \$s1, \$s2

Lw \$s2, 8(\$a1)

Beq \$s1, \$s2, 1

Sw \$0, 12(\$a1)

Sw \$s1, 12(\$a1)

3. Data\_MEM 的设计 Data MEM 的输入输出信号如下:

输入信号: Addr —地址 (32位)

Read, Write — 读、写控制信号 (1位)

DataIn — 要写入地址指示单元的数据 (32位)

Clock — 时钟

输出信号: DataOut— 地址指示单元的输出数据 (32位)

### 六 实验步骤

1. 新建文件:

设置设备和文件路径及编程语言

2. 新建模块:

添加 Verilog Module

3. 编写程序:

根据上图控制电路功能编写 Verilog 程序

(Data Flow)

```
module data flow(
21
22
       input reset,
       input clk,
23
      input [31:0] inst,
24
       input [31:0] data,
25
26
       output memwrite,
       output memread,
27
      output [31:0] result,
28
       output [31:0] B data,
29
       output [31:0] nextpc
30
       );
31
32
33
       wire [31:0] B addr;
       wire Z,B;
34
       wire regdst;
35
       wire regwrite;
36
       wire ALUsrc;
37
       wire memtoreg;
38
       wire [2:0] ALU op;
39
       wire [31:0] ALU A, ALU B;
40
       wire [4:0] wn;
41
42
       wire [31:0] wd;
```

```
Fetch U0(B,Z,reset,clk,B addr,nextpc);
       Control Unit Ul(inst[31:26],inst[5:0],regdst,regwrite,ALUsrc,memwrite,memread,memtoreg,B,ALU op);
46
      ALU U2 (ALU A, ALU B, ALU op, result, Z);
47
      regfile U3(inst[25:21],inst[20:16],wn,regwrite,wd,ALU A,B data,clk);
48
      MUX5 2 1 U4(inst[20:16],inst[15:11],regdst,wn);
49
50
      MUX32 2 1 U5 (B data, B addr, ALUsrc, ALU B);
      extender U6(inst[15:0],B addr);
51
      MUX32 2 1 U7 (nextpc, data, memtoreg, wd);
52
53
54 endmodule
```

### (Instruction MEM)


```
21
    module inst mem (
        input [31:0] addr,
22
        output [31:0] inst
23
24
    );
25
        wire [31:0] ram [0:31];
26
       assign ram[0] = 32'h00002820;
27
       assign ram[1] = 32'h8cb10000;
28
       assign ram[2] = 32'h8cal0004;
29
30
       assign ram[3] = 32'h00220820;
31
       assign ram[4] = 32'h8cal0008;
       assign ram[5] = 32'h8cal0008;
32
33
       assign ram[6] = 32'haca0000c;
       assign ram[7] = 32'hacal000c;
34
       assign inst = ram[addr[6:2]];
35
36
37
    endmodule
38
```

(Data\_MEM)


```
module Data Mem( Addr, Read, Write, DataIn, Clock, DataOut);
21
       input [31:0] Addr;
22
       input Read, Write;
23
       input [31:0] DataIn;
24
       input Clock;
25
26
       output [31:0] DataOut;
27
       reg [31:0] ram[0:31];
28
       assign DataOut = Read?ram[Addr[6:2]]:32'hxxxxxxxx;
29
30
31
       always @ (posedge Clock) begin
          ram[Addr[6:2]] = Write?DataIn:32'hxxxxxxxx;
32
33
       end
34
       integer i;
35
36
       initial begin
          for(i=0;i<32;i=i+1)
37
          ram[i] = i;
38
39
       end
40
41
42
    endmodule
```

### 4. 综合模块:


(Data Flow)



(Instruction\_MEM)




(Data\_MEM)




# 七 实验结果

实验结果如下: (Data\_Flow)



### (Instruction\_MEM)



# 电子科技大学

# 实 验 报 告 四

- 一 实验室名称 A2-411
- 二 实验项目:实验四:单周期计算机的设计与实现
- 三 实验环境:


硬件环境: PC 计算机和 FPGA 开发板

软件环境:操作系统: Windows 10

开发平台: Xilinx ISE Design Suite 14.7 集成开发系统

开发板: Spartan6-XC6SLX45

下载软件: Adept




# 四 实验任务

- 1. 设计并实现 Main\_Board 模块
- 2. 下载到开发板进行验证

### 五 实验原理

1. Main\_Board 模块的设计

单周期计算机结构如下图所示:



2. 下载到开发板进行验证

### 六 实验步骤

1. 新建文件:

设置设备和文件路径及编程语言

2. 新建模块:

添加 Verilog Module:

3. 编写程序:

根据上图控制电路功能编写 Verilog 程序

(Main Board)

```
module MainBoard(
        input clk, reset,
23
        output [31:0] inst,
        output [31:0] PC,
output [31:0] ALUOUT,
24
25
        output [31:0] B_data
26
28
        wire [31:0] ADDR_FTI;
wire [31:0] DATA_DTF;
29
30
        wire memwrite, memread;
31
32
        wire [31:0] result;
33
        wire [31:0] nextpc;
34
        data_flow U0(reset,clk,inst,DATA_DTF,memwrite,memread,result,B_data,nextpc);
35
        inst mem Ul(nextpc,inst);
36
        Data Mem U2 (result, memread, memwrite, B_data, clk, DATA_DTF); //Addr, Read, Write, DataIn, Clock, DataOut
37
38
        assign PC = nextpc;
assign ALUOUT = result;
39
40
41
    endmodule
42
```


### (Top Module)

```
21 module top module (
      input Clock,
22
23
      input BTN_IN,
24
     input [2:0] SW,
25
     input [5:0] LED,
26
     input Reset,
27
     output wire [7:0] SEGMENT,
     output wire [5:0] AN
28
29
      );
30
31
     reg [23:0] disp num;
32
      wire [2:0] Scanning;
33
      wire [31:0] inst;
     wire [31:0] PC;
34
35
      wire [31:0] ALUOUT;
36
      wire [31:0] B_data;
37
38
39
      BTN Anti Jitter U0 (Clock, BTN IN, BTN Out);
40
      MainBoard U1 (BTN Out, Reset, inst, PC, ALUOUT, B data);
41
      always @ (*) begin
42
43
      if (SW[2:0]==3'b000)
44
         begin
45
         disp num = inst[23:0];
46
         end
```


```
60
          disp num = PC[31:8];
61
62
          else if (SW[2:0]==3'b110)
63
64
          begin
65
          disp_num = ALUOUT[23:0];
          end
66
67
          else if (SW[2:0]==3'b110)
68
          begin
69
70
          disp num = ALUOUT[31:8];
71
          end
72
          else if (SW[2:0]==3'b111)
73
74
          begin
75
          disp_num = B_data[23:0];
76
          end
77
          else if (SW[2:0]==3'b110)
78
79
          begin
80
          disp_num = B_data[31:8];
          end
81
82
       end
83
84
       reg [2:0] clockdiv;
       always @(posedge Clock) clockdiv <= clockdiv + 1;
85
86
       Hex7seg_decode U2(disp_num,clockdiv[2:0],SEGMENT,AN);
87
88
   endmodule
89
```

### 4. 综合模块:

(Main Board)



(Top Module)



### 七 实验结果

实验结果如下: (Main Board)

