DCLab Lab1 Report Group12

File Structure

team12_lab1

|- team12_lab1_report.pdf

|- src

  |- Top.sv

System Architecture



Top module



1. 如何產生亂數數列

   使用LSFR。

創建16 bit 的 register, 每次要更新數字時, 將第1到第15個bit往右移一位。並取第11、13、14、16個bit做xor的結果作為feedback送到新的第1個bit, 當這四位當中有偶數個1時, 第一個bit會被設成0, 反之則設成1。

取前四個bit的16進位數字當作亂數的輸出。



2. 如何產生**seed**

創建一個16 bit的seed, 從reset後開始不斷累加。每個clk會累加直到i_start = 1 (key_0被按下), 當下的值即為LSFR 的 seed。如此可以避免每次按下按鈕key_0都產生一樣的亂數數列。

3. 如何切換跳動頻率

前10個迭代中以10,000,000個clock cycles 為週期更新顯示數字, 後面每個迭代加5,000,000個clock cycles, 直到第21次iteration 停下。由此可以達成數字更新間隔增加、頻率遞減的效果。

Hardware Scheduling (FSM)



Fitter Summary截圖

Fitter Summary	
Fitter Status	Successful - Wed Sep 17 19:19:52 2025
Quartus II 64-Bit Version	15.0.0 Build 145 04/22/2015 SJ Full Version
Revision Name	DE2_115
Top-level Entity Name	DE2_115
Family	Cyclone IV E
Device	EP4CE115F29C7
Timing Models	Final
Total logic elements	196 / 114,480 (< 1 %)
Total combinational functions	196 / 114,480 (< 1 %)
Dedicated logic registers	93 / 114,480 (< 1 %)
Total registers	93
Total pins	518 / 529 (98 %)
Total virtual pins	0
Total memory bits	0 / 3,981,312 (0 %)
Embedded Multiplier 9-bit elements	0 / 532 (0 %)
Total PLLs	0 / 4 (0 %)

Timing Analyzer截圖

TimeQuest Timing Analyzer Summary	
Quartus II Version	Version 15.0.0 Build 145 04/22/2015 SJ Full Version
Revision Name	DE2_115
Device Family	Cyclone IV E
Device Name	EP4CE115F29C7
Timing Models	Final
Delay Model	Combined
Rise/Fall Delays	Enabled

遇到的問題與解決辦法、心得與建議

1. LSFR 每次產生的亂數 pattern 相同

   透過在 idle state 時, seed 隨著時間變化來達成不同的亂數 pattern 來避免亂數變得可以預測。

2. 原始設計在按下 key[0] 時不會馬上切換數字, 視覺上覺得有 lag

   更改設計, 不論哪個 state 在每次按下 key[0] 就對 LSFR 和 ouput 數字做一次更新。