計算機組織實驗

實驗七結果報告

第十六組組員

學號	姓名
E24104189	謝宜烜
E24106327	李貫銓
H14086030	郭庭維

實驗日期:2023/1/8

實驗內容


題目: Lab 7 Single-Cycle CPU Lab

2、 實驗說明:

(1) 完成結果圖


```
# DM['h9050] = 2468b7a8, pass
# DM['h9054] = 5dbf9f00, pass
# DM['h9058] = 00012b38, pass
# DM['h905c] = fa2817b7, pass
# DM['h9060] = ff000000, pass
# DM['h9064] = 12345678, pass
# DM['h9068] = 0000f000, pass
# DM['h906c] = 00000f00, pass
# DM['h9070] = 000000f0, pass
# DM['h9074] = 0000000f, pass
# DM['h9078] = 56780000, pass
# DM['h907c] = 78000000, pass
# DM['h9080] = 00005678, pass
# DM['h9084] = 00000078, pass
# DM['h9088] = 12345678, pass
# DM['h908c] = ce780000, pass
# DM['h9090] = fffff000, pass
# DM['h9094] = fffff000, pass
# DM['h9098] = fffff000, pass
# DM['h909c] = fffff000, pass
# DM['h90a0] = fffff000, pass
# DM['h90a4] = fffff000, pass
# DM['h90a8] = 13579d7c, pass
# DM['h90ac] = 13578000, pass
# DM['h90b0] = fffff004, pass
         **
         **
                                   **
          * *
              Congratulations !!
                                           1)
         **
                                   **
         **
         * *
              Simulation PASS!!
         **
                                   **
         ********
 ** Note: $finish
                   : C:/modeltech64 10.1c/homework/lab7 2/top tb.sv(96)
    Time: 6225 ns Iteration: 2 Instance: /top_tb
# Break in Module top tb at C:/modeltech64 10.1c/homework/lab7 2/top tb.sv line 96
VSIM 5>
```

(2)波型圖



(3) CPU 架構圖

備註:CPU 架構採用助教給的格式。



- 3、 程式碼說明: (本次只修改了 ALU、Controller、RegFile、Adder、Imm_Ext,其餘使用助教範本)
 - (1) Top

連接成上圖的 CPU 架構,確保 Controller 的信號有正確接到每個 module 與 Mux 上面。並確保每個 module 之間的連接符合架構。

(2) Adder

將 lab4 的加法器改寫成 32bits 加法器,每個 cycle 將 PC+4。

(3) Mux

```
module Mux(
    input [31:0] in_0,
    input [31:0] in_1,
    input sel,
    output [31:0] o
);
    assign o = sel ? in_1 : in_0;
endmodule
```

廣泛用於程式中,透過"sel" 決定應該輸出哪個數值

(4) Reg PC

```
module Reg_PC(
    input clk,
    input rst,
    input [31:0] next_pc,
    output reg [31:0] current_pc
);

always @ (posedge clk, posedge rst)begin
    if(rst)begin
        current_pc <= 32'd0;
    end
    else begin
        current_pc <= next_pc;
    end
end
end
end
end</pre>
```

决定下一個 PC 數值,一開始 rst posedge 會初始化到 0

(5) SRAM

```
imodule SRAM(
   input [als, also input [also] wen,
   input [also] wen,
   input [also] address,
   input [also] read_data
);

reg [7:0] mem[0:65535];

// Sequential mem
   always @(posedge clk) begin
   if(wen[0]) begin
   mem[address] <= write_data[7:0];
   end
   if(wen[1]) begin
   mem[address + 1] <= write_data[15:8];
   end
   if(wen[2]) begin
   mem[address + 2] <= write_data[23:16];
   end
   if(wen[3]) begin
   mem[address + 3] <= write_data[31:24];
   end
end

// Output Combinational
   assign read_data = {mem[address + 3], mem[address + 2], mem[address + 1], mem[address]};
endmodule</pre>
```

負責與記憶體資料讀寫有關的功能、例如讀取對應位置 (address)的指令(inst),或將 write_data 的資料寫到對應的位置。

(6) Decoder

```
imodule Decoder(
    input [31:0] inst,
    output [4:0] dc_out_opcode,
    output [2:0] dc_out_func3,
    output dc_out_func7,
    output [4:0] dc_out_rs1_index,
    output [4:0] dc_out_rs2_index,
    output [4:0] dc_out_rd_index
);

assign dc_out_opcode = inst[6:2];
    assign dc_out_func3 = inst[14:12];
    assign dc_out_func7 = inst[30];
    assign dc_out_rs1_index = inst[19:15];
    assign dc_out_rs2_index = inst[24:20];
    assign dc_out_rd_index = inst[11:7];
endmodule
```

將 5. SRAM 讀取的到的指令(inst), 拆分成 opcode、func3、func7、rsl_index、rs2_index、rd_index。並根據架構圖,分別傳給 controller 或 RegFile Module。

(7) RegFile

將 rsl_index、rs2_index 的 reg 數值回傳。當 wb_en 且 rd 不是 x0 時,將 wb_data 寫到 wd_index 的 reg 中

(8) ALU:

根據 controller 給予的 opcode/func3 的數值不同判斷為何種類型的指令 (R_type、U_type...),執行對應的運算或操作。例如:add、sll、slt、beq 等。

(9) Controller

```
(opcode_in == 5'b01101)
(opcode_in == 5'b00101)
('is_LUI || 'is_AUIPC)
(opcode_in == 5'b11011)
(opcode_in == 5'b11000)
(opcode_in == 5'b00000)
(opcode_in == 5'b00100)
(opcode_in == 5'b11001)
('is_I_load || 'is_I_arth || 'is_JALR)
(opcode_in == 5'b01000)
(opcode_in == 5'b01100)
`define is LUI
`define is_AUIPC
`define is_U_type
`define is_J_type
define is B type define is I load define is I arth
`define is_JALR
`define is_I_type
`define is_S_type
`define is_R_type
 nodule Controller (
                                              [4:0]
[2:0]
                                                             opcode_in,
                                                              func3 in,
                                                              func7 in,
                                                             aluOut_bit0,
                                                              next pc sel,
                                              [3:0]
                                                             im w en,
                                                             wb_en,
                                                              jb op1 sel,
                                                              alu opl sel,
                                                              alu_op2_sel,
                                                             opcode out,
                                                              func3 out,
                                                              func7 out,
                                                              wb sel,
                                              [3:0]
                                                             dm_w_en
assign im w en = 4'b0;
assign opcode_out = opcode_in;
assign func3_out = func3_in;
 ssign func7 out = func7 in;
```

```
lways @ (opcode in, alu0ut bit0)
   if(`is_J_type || `is_JALR || (`is_B_type && aluOut_bit0))
       // Finish by yourself
        next pc sel <= 1'b0;</pre>
    else
        // Finish by yourself
       next pc sel <= 1'b1;</pre>
end
// wb_en
always @(opcode_in)
    if(`is_U_type || `is_J_type || `is_I_type || `is_R_type)
       // Finish by yourself
        wb_en <= 1'b1;
        // Finish by yourself
       wb en <= 1'b0;
   end
// jb_op1_sel
always @ (opcode in)
   if(`is JALR)
```

類似 ALU, 根據讀到的 Opcode 不同, 判斷應為何種指令, 並決定每個 Mux 與 enable 腳位 (e.g. wb_en, im_w_en),應該為 0 或 1。

(10) Imm_Ext

根據不同的指令型態,將 inst 中的 immediate 數值挑出來並排好,相關格式規定參考 Lab7 投影片 P37

(11) JB Unit

```
module JB_Unit(
    input [31:0] operand1,
    input [31:0] operand2,
    output [31:0] jb_out
);
    assign jb_out = (operand1 + operand2) & {{31{1'b1}}, 1'b0};
endmodule
```

計算遇到 beq 等指令需要跳行時,計算新的 PC 位置。

(12) LD_Filter

處理 SRAM module 讀取到的資料,根據讀入的是 byte、half word、word、是否為 unsigned 等,來做 sign extended。

4、 實驗心得

謝宜烜:這次的 final lab 難度大幅的提升,除了要對語言的熟悉以外,也要對 CPU 有一定的了解,才可以用語言把他的結構寫出來。在這次的 lab 中我真的學了很多,之前不懂的也逐漸可以融會貫通。

郭庭維:最後一次實驗課程了,很高興這次有機會嘗試自己寫了一個 RISC-V 架構的 CPU。可以把老師上課的東西實作一次還是很有意義的。一開始看到還有點卻步,但透過助教給的 template 的協助就沒有原本想的那麼困難了,透過這次的 lab 學到了很多的東西,也謝謝助教一個學期以來的指導!

李貫銓:這次 lab7 內容相較之前的幾次課程,算是比較龐大的,但所幸我們需要自己撰寫的部分不多,所以有避免掉一些常發生的錯,像是不同 module 間接腳接錯之類的。而這次的內容跟上課時所教的息息相關,算是再次讓我們熟悉這學期所學到的知識,很開心能順利完成這學期的課!