
4-12-2023



NATALIA ISABEL MARISCAL NAPOLES MARÍN GONZÁLEZ ANDRÉ JOSUÉ JUAN SILVERO VALENCIA ERICK JARED GUTIERREZ CORREA

ARQUITECTURA DE COMPUTADORAS mAESTRO: J. Ernesto López Arce Delgado

PROYECTO FINAL

SECCION: D11 ING. INFORMÁTICA, ROBÓTICA, COMPUTACIÓN

**Índice**

Contenido

[INTRODUCCIÓN. 3](#_Toc152622799)

[Investigación 7](#_Toc152622800)

[Ljubisa Bajic 7](#_Toc152622801)

[Jim Keller 7](#_Toc152622802)

[Raja Koduri 8](#_Toc152622803)

[Desarrollo 9](#_Toc152622804)

[Código de Ensamblador en Phyton 9](#_Toc152622805)

[Módulos de verilog 23](#_Toc152622806)

[26\_Shift\_Left\_2.v 23](#_Toc152622807)

[ADD.v 23](#_Toc152622808)

[IFID.v 24](#_Toc152622809)

[IDEX.v 25](#_Toc152622810)

[EXMEM.v 27](#_Toc152622811)

[MEMWB.v 29](#_Toc152622812)

[TB\_3.v 30](#_Toc152622813)

[ADD\_Clk.v 31](#_Toc152622814)

[ALU.v 31](#_Toc152622815)

[ALU\_C.v 33](#_Toc152622816)

[BR.v 35](#_Toc152622817)

[UC.v 36](#_Toc152622818)

[Datapath.v 40](#_Toc152622819)

[DatapathMx.v 43](#_Toc152622820)

[Datapath5.v 44](#_Toc152622821)

[Inst\_mem.v 45](#_Toc152622822)

[DATA\_Mem.v 46](#_Toc152622823)

[Clk.v 47](#_Toc152622824)

[Shift\_Left\_2.v 48](#_Toc152622825)


[Sign\_extend.v 48](#_Toc152622826)

[Referencias 49](#_Toc152622827)

[Conclusiones 49](#_Toc152622828)

# INTRODUCCIÓN.

Con el nombre de MIPS (siglas de Microprocessor without Interlocked Pipeline Stages o dicho en castellano microprocesador sin bloqueos en las etapas de segmentación) se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies.




Nos podemos encontrar arquitecturas MIPS en muchos sistemas embebidos, en dispositivos para Windows CE, routers Cisco y consolas como la Nintendo 64 o las PlayStation, PlayStation 2 y PSP.


**CARACTERÍSTICAS DE LA ARQUITECTURA DEL MIPS**

* La longitud de todas las instrucciones es fija y son de 32 bits.
* El tamaño de las palabras es siempre de 4 bytes (4\*8 = 32bits)
* Los operandos de las operaciones aritméticas son siempre registros. MIPS es, por tanto, una arquitectura de carga/almacenamiento (registro-registro).
* El acceso a memoria se hace a través de operaciones de carga/almacenamiento (transferencia de datos).
* La mayor parte de las instrucciones que acceden a memoria lo hacen de forma alineada, por lo que la dirección a la que se accede debe ser múltiplo de 4.


**LAS INSTRUCCIONES EN MIPS LAS PODEMOS ENCONTRAR EN 3 FORMATOS**




**Instrucciones Tipo J:** utilizado por las instrucciones de bifurcación



**Instrucciones Tipo I:** utilizado por las instrucciones de transferencia, las de salto condicional y las instrucciones con operandos inmediatos.



**Instrucciones tipo R:**utilizado por las instrucciones aritméticas y lógicas.



**Objetivo**

Diseñar un “datapath” con arquitectura tipo MIPS de 32 bits capaz de ejecutar las siguientes instrucciones de las siguientes tabla:

|  |  |
| --- | --- |
| Instrucción | Tipo |
| Add | R |
| Sub | R |
| Or | R |
| And | R |
| Addi | I |
| Ori | I |
| Andi | I |
| Lw | I |
| Sw | I |
| slt | R |
| Slti | I |
| beq | I |
| j | J |
| nop | R |

Debe de elegir un algoritmo previamente aprobado por su profesor, y que sea posible implementar con el set reducido de instrucciones de la tabla 1 y 2. Este programa previamente definido en ensamblador debe ser codificado a código binario y precargado en la memoria de instrucciones para que el datapath lo ejecute, recuerde definir cada uno de los aspectos de dicho programa, secciones de los registros en el banco de registros para base pointers, resultados, resultado de comparaciones, etc. Asi como los datos pre-cargados en su memoria de datos.

# Investigación

## Ljubisa Bajic

Es un ingeniero eléctrico serbio-canadiense que es el fundador y ex CEO de la

empresa de chips de inteligencia artificial Tenstorrent. Tiene una amplia

experiencia en el diseño de microarquitecturas de chips, habiendo trabajado en

empresas como AMD, NVIDIA y Google.

Sus principales aportaciones en microarquitectura incluyen:

● El desarrollo de la microarquitectura Zen de AMD, que se utiliza en los

procesadores Ryzen y Threadripper.

● El desarrollo de la microarquitectura Volta de NVIDIA, que se utiliza en las tarjetas

gráficas de la serie RTX.

● El desarrollo de la microarquitectura TPU de Google, que se utiliza en los servicios

de inteligencia artificial de la empresa, como Google Cloud AutoML.

## Jim Keller

Es un ingeniero eléctrico estadounidense que es conocido como uno de los

principales diseñadores de chips de la industria. Ha trabajado en empresas como

AMD, Apple, Intel y Tesla.

Sus principales aportaciones en microarquitectura incluyen:

● El desarrollo de la microarquitectura Athlon de AMD, que fue el primer procesador

de la empresa en competir con éxito con los procesadores de Intel.

● El desarrollo de la microarquitectura PowerPC G5 de Apple, que se utilizó en los

ordenadores iMac, PowerBook y Power Mac G5.

● El desarrollo de la microarquitectura Core de Intel, que se utiliza en los

procesadores Core i3, Core i5, Core i7 y Core i9.

● El desarrollo de la microarquitectura Autopilot de Tesla, que se utiliza en los

sistemas de conducción autónoma de los coches Tesla.

## Raja Koduri

Es un destacado profesional en el mundo de la tecnología, ha dejado una huella

significativa en el ámbito de la microarquitectura. Permíteme compartir algunas de

sus contribuciones clave:

Desarrollo de Arquitectura GPU en Intel:

● Raja Koduri se unió a Intel en 2017 como arquitecto jefe de GPU discretas y

otros campos relacionados.

● Durante su tiempo en la compañía, ocupó el cargo de vicepresidente y

arquitecto en jefe, centrándose en el desarrollo de soluciones gráficas y

tecnológicas avanzadas para Intel.

Objetivos Clave en Intel:

● Su misión era desarrollar una arquitectura GPU que pudiera competir con

NVIDIA y AMD tanto en el sector profesional como en el mercado de

consumo general.

● Estos objetivos incluían:

○ Rendimiento elevado: A la altura de las últimas generaciones de

NVIDIA y AMD.

○ Escalabilidad: Diseñar GPUs más o menos potentes según las

necesidades del momento.

○ Eficiencia y optimización: Relación rendimiento por vatio consumido

y soporte adecuado a nivel de software y drivers.

○ Compatibilidad con tecnologías avanzadas: Equipada con hardware

especializado en trazado de rayos e inteligencia artificial.

Arc Alchemist: Objetivo Cumplido, Pero a Medias:

● Raja Koduri lideró el desarrollo de la arquitectura Arc Alchemist, que

representa un paso importante en la estrategia gráfica de Intel.

● Aunque se lograron avances significativos, aún queda camino por recorrer

para competir plenamente con los líderes del mercado gráfico.

# Desarrollo

## Código de Ensamblador en Phyton

Código de Ensamblador en Phyton

Interfaz de usuario gráfica

Descripción generada automáticamente con confianza media

1. **from tkinter import :**
   * Importa todos los elementos (clases, funciones, etc.) de la biblioteca tkinter. Esto incluye todo lo necesario para crear y gestionar ventanas, widgets (como botones y cuadros de texto), y otros elementos de una interfaz gráfica.
2. **from tkinter import filedialog:**
   * Importa el módulo filedialog de tkinter, que proporciona funciones para mostrar cuadros de diálogo de apertura y guardado de archivos. Estos cuadros de diálogo permiten a los usuarios seleccionar archivos y carpetas.
3. **import io:**
   * Importa el módulo io de la biblioteca estándar de Python. io proporciona herramientas para trabajar con corrientes de entrada/salida (streams), como leer o escribir en búferes de memoria (BytesIO y StringIO).


Texto

Descripción generada automáticamente

Esta función se encarga de realizar una vista previa de un archivo, interpretar las líneas y convertirlas en instrucciones MIPS. La entrada es el contenido de un archivo de texto, y la salida se inserta en un widget de texto (vistaArchivo).

El código procesa cada línea del archivo, identifica el tipo de instrucción MIPS y genera el código binario correspondiente.

La función utiliza la variable ruta para obtener la ruta del archivo seleccionado mediante un cuadro de diálogo proporcionado por filedialog. Es probable que exista código adicional que llame a este fragmento de código cuando se selecciona un archivo.



1. **devolverRuta:**
   * Esta función esta diseñada para obtener la ruta de un archivo mediante un cuadro de diálogo proporcionado por filedialog.askopenfilename.
   * Se establece un directorio inicial (initialdir) como vacío, el título del cuadro de diálogo es "Selecciona un archivo asm", y se especifica que se deben mostrar archivos de texto (\*.txt) o todos los archivos (\*.\*).
   * Si el usuario selecciona un archivo (direccion != ""), se actualiza el texto del widget llamado ruta con la ruta seleccionada y luego se llama a la función vistaPrevia.
2. **convertirArchivo:**
   * Esta función esta diseñada para convertir el contenido del widget vistaArchivo a un archivo binario llamado "instruccionesBinarias.txt".
   * Se abre el archivo en modo de escritura ("w").
   * Luego, se obtiene el contenido de vistaArchivo línea por línea y se itera a través de cada carácter.
   * Se escribe cada carácter en el archivo binario, y cuando se alcanza un contador de 8 caracteres, se inserta un salto de línea.
   * Después de escribir el contenido, se limpia el contenido de vistaArchivo y se le inserta un mensaje indicando que el archivo binario se creó con éxito.



1. **convertirBinarioR(num):**
   * Esta función convierte un número entero num en una representación binaria de 5 bits, que es comúnmente utilizada para los registros en el conjunto de instrucciones MIPS.
   * Si num excede el límite de 31, imprime un mensaje de advertencia y devuelve '11111'.
   * Si num es igual a 0, devuelve '00000'.
   * En caso contrario, realiza la conversión binaria del número num.
     + Utiliza un bucle para obtener los bits de la representación binaria y construir la cadena binario.
     + Asegura que la cadena binaria tenga una longitud de 5 bits, agregando ceros a la izquierda si es necesario.
     + Devuelve la representación binaria invertida, ya que se está construyendo desde los bits menos significativos.
2. **convertirBinarioI(num):**
   * Similar a convertirBinarioR, esta función convierte un número entero num en una representación binaria de 16 bits, que es comúnmente utilizada para las instrucciones de tipo I en MIPS.
   * Si num excede el límite de 65535, imprime un mensaje de advertencia y devuelve '1111111111111111'.
   * Si num es igual a 0, devuelve '0000000000000000'.
   * Realiza la conversión binaria de num utilizando un bucle similar al de convertirBinarioR.
   * Asegura que la cadena binaria tenga una longitud de 16 bits, agregando ceros a la izquierda si es necesario.
   * Devuelve la representación binaria invertida.

Texto

Descripción generada automáticamente

1. **convertirBinarioJ(num):**
   * Esta función convierte un número entero num en una representación binaria de 26 bits, que es comúnmente utilizada para las instrucciones de tipo J en el conjunto de instrucciones MIPS.
   * Si num es igual a 0, devuelve '00000000000000000000000000'.
   * Realiza la conversión binaria de num utilizando un bucle similar al de las funciones anteriores.
   * Asegura que la cadena binaria tenga una longitud de 26 bits, agregando ceros a la izquierda si es necesario.
   * Devuelve la representación binaria invertida.

La función utiliza un enfoque de división sucesiva para convertir el número en binario y asegura que la cadena binaria resultante tenga la longitud deseada.



**Creación de la Ventana (Tk()):**

* Se crea una instancia de la clase Tk, que representa la ventana principal de la interfaz gráfica.
* Se establece el título de la ventana como "Decodificador".
* Se hace que la ventana no sea redimensionable tanto horizontal como verticalmente.

**Creación de un Marco (Frame) y Empaquetado:**

* objeto Frame que actuará como un contenedor para otros widgets.
* El marco se empaqueta en la ventana principal.

**Creación de Etiquetas y Botones:**

python

titulo=Label(frame, text="Busca el archivo para convertir", width="45")

titulo.grid(row=0, column=0, columnspan=3)

titulo.config(fg="blue", font="12")

titulo.config(padx=10, pady=10)

* Se crea una etiqueta (Label) con el texto "Busca el archivo para convertir" y otras configuraciones.
* Se coloca la etiqueta en la primera fila (row=0) y ocupa tres columnas (column=0, columnspan=3).

selector=Button(frame, text="Buscar archivo", command=devolverRuta, width="15")

selector.grid(row=1,column=0, sticky="ne")

selector.config(activeforeground="blue", bd="5")

* Se crea un botón (Button) con el texto "Buscar archivo" y se asocia con la función devolverRuta cuando se hace clic.
* Se coloca el botón en la segunda fila (row=1) y primera columna (column=0) con opciones de alineación y configuraciones adicionales.

ruta=Label(frame, text="Ruta del archivo", width="37")

ruta.grid(row=1, column=1, columnspan=2, sticky="w")

ruta.config(bg="lightgrey", fg="blue")

* Se crea otra etiqueta (Label) con el texto "Ruta del archivo" y otras configuraciones.
* Se coloca la etiqueta en la segunda fila (row=1) y ocupa dos columnas (column=1, columnspan=2) con alineación a la izquierda.

aplicar=Button(frame, text="Exportar", command=convertirArchivo, width="15")

aplicar.grid(row=2, column=0, sticky="ne")

aplicar.config(activeforeground="red", bd="5")

* Se crea otro botón (Button) con el texto "Exportar" y se asocia con la función convertirArchivo cuando se hace clic.
* Se coloca el botón en la tercera fila (row=2) y primera columna (column=0) con opciones de alineación y configuraciones adicionales.

**Creación de un Área de Texto (Text) y Barra de Desplazamiento:**

vistaArchivo=Text(frame, width="35", height="10")

vistaArchivo.grid(row=2, column=1)

vistaArchivo.config(bg="lightgrey")

* Se crea un widget de texto (Text) con un ancho de 35 caracteres y una altura de 10 líneas.
* Se coloca el widget de texto en la tercera fila (row=2) y segunda columna (column=1).

scroll=Scrollbar(frame, command=vistaArchivo.yview)

scroll.grid(row=2, column=2, sticky="nsew")

* Se crea una barra de desplazamiento (Scrollbar) y se asocia con el método yview del widget de texto.
* Se coloca la barra de desplazamiento en la tercera fila (row=2) y tercera columna (column=2) con opciones de alineación.

vistaArchivo.config(yscrollcommand=scroll.set)

* Se configura el widget de texto para usar la barra de desplazamiento vertical.

**DIAGRAMA DE FLUJO**

Diagrama

Descripción generada automáticamente

Comienzo: Creamos una ventana para la aplicación.

Interfaz de Usuario:

- Agregamos un título y botones para buscar y exportar archivos.

- Mostramos información como la ruta del archivo seleccionado.

Funciones:

- Creamos funciones para realizar acciones específicas, como abrir y procesar archivos.

- Mostramos información en la interfaz de usuario.

Fin:

- La aplicación termina.

Flujo:

1. Comenzamos la aplicación.

2. La interfaz de usuario incluye un título y botones para buscar y exportar archivos.

3. El usuario busca un archivo, y la interfaz muestra la ruta seleccionada.

4. El usuario hace clic en "Exportar", lo que activa funciones para procesar el archivo y mostrar información en la interfaz.

5. El flujo vuelve a la interfaz de usuario, donde se muestra información relevante.

6. La aplicación termina.

Texto

Descripción generada automáticamente con confianza media

Instrucciones de Tipo R

1. **add $1, $2, $3**
   * Suma el contenido de los registros $2 y $3 y almacena el resultado en el registro $1.
2. **add $2, $3, $5**
   * Suma el contenido de los registros $3 y $5 y almacena el resultado en el registro $2.
3. **sub $1, $2, $3**
   * Resta el contenido de los registros $2 y $3 y almacena el resultado en el registro $1.
4. **sub $2, $3, $5**
   * Resta el contenido de los registros $3 y $5 y almacena el resultado en el registro $2.
5. **slt $1, $2, $3**
   * Establece el registro $1 en 1 si el contenido de $2 es menor que el contenido de $3; de lo contrario, establece $1 en 0.
6. **slt $2, $3, $5**
   * Establece el registro $2 en 1 si el contenido de $3 es menor que el contenido de $5; de lo contrario, establece $2 en 0.
7. **and $1, $2, $3**
   * Realiza una operación lógica AND entre los contenidos de los registros $2 y $3 y almacena el resultado en el registro $1.
8. **and $1, $2, $3**
   * Nota: Esta instrucción es idéntica a la anterior; podría ser un error tipográfico o duplicación.
9. **j, #40**
   * Salta a la dirección de memoria especificada, en este caso, a la dirección de memoria 40.
   * Interfaz de usuario gráfica, Texto, Aplicación

     Descripción generada automáticamente

Instrucciones Tipo J

Texto

Descripción generada automáticamente

1. **j, #40**
   * Significado: Salta incondicionalmente a la dirección de memoria especificada, que en este caso sería 40. La instrucción j es una instrucción de salto incondicional.
2. **jal, #100**
   * Significado: Salto incondicional a la dirección de memoria especificada (100) y guarda la dirección de retorno en el registro $ra (registro de retorno de enlace). La instrucción jal es un salto incondicional con enlace, usado para llamadas a funciones.
3. **jr, $ra**
   * Significado: Salto a la dirección almacenada en el registro de retorno de enlace ($ra). Esta instrucción se utiliza comúnmente para regresar de una llamada a función.
4. **jalr, $t0, $t1**
   * Significado: Salto a la dirección almacenada en el registro $t0 y guarda la dirección de retorno en el registro $t1. La instrucción jalr es similar a jal, pero toma la dirección de destino de un registro.
5. **bgez, $t2, #150**
   * Significado: Salto a la dirección de memoria especificada (150) si el contenido del registro $t2 es mayor o igual a cero.
6. **bltz, $t3, #-20**
   * Significado: Salto a la dirección de memoria especificada (menos 20) si el contenido del registro $t3 es menor que cero.
7. **j, #10**
   * Significado: Salto incondicional a la dirección de memoria especificada (10).
8. **jal, #200**
   * Significado: Salto incondicional a la dirección de memoria especificada (200) y guarda la dirección de retorno en $ra.
9. **j, #50**
   * Significado: Salto incondicional a la dirección de memoria especificada (50).
10. **j, #0xABCDEF**
    * Significado: Salto incondicional a la dirección de memoria especificada en hexadecimal (0xABCDEF).
    * Interfaz de usuario gráfica, Texto, Aplicación, Chat o mensaje de texto

      Descripción generada automáticamente

INSTRUCCIONES DE TIPO I

Texto

Descripción generada automáticamente

1. **addi $1, $2, #1**
   * Significado: Suma el contenido del registro $2 con el valor inmediato 1 y almacena el resultado en el registro $1.
2. **addi $3, $4, #2**
   * Significado: Similar al anterior, pero suma el contenido del registro $4 con el valor inmediato 2 y almacena el resultado en el registro $3.
3. **andi $5, $6, #3**
   * Significado: Realiza una operación AND bit a bit entre el contenido del registro $6 y el valor inmediato 3, almacenando el resultado en el registro $5.
4. **ori $7, $8, #4**
   * Significado: Realiza una operación OR bit a bit entre el contenido del registro $8 y el valor inmediato 4, almacenando el resultado en el registro $7.
5. **slti $9, $10, #5**
   * Significado: Establece el registro $9 en 1 si el contenido del registro $10 es menor que el valor inmediato 5; de lo contrario, lo establece en 0.
6. **mul $11, $12, #6**
   * Significado: Multiplica el contenido del registro $12 por el valor inmediato 6 y almacena el resultado en el registro $11.
7. **div $13, $14, #7**
   * Significado: Divide el contenido del registro $14 por el valor inmediato 7 y almacena el cociente en el registro $13.
8. **sw $15, 8($16)**
   * Significado: Almacena el contenido del registro $15 en la memoria en la dirección calculada sumando el valor inmediato 8 al contenido del registro $16.
9. **lw $17, 9($18)**
   * Significado: Carga en el registro $17 el valor almacenado en la memoria en la dirección calculada sumando el valor inmediato 9 al contenido del registro $18.

## Módulos de verilog

### 26\_Shift\_Left\_2.v

module Shift\_Left\_2\_2(

input [25:0]SL\_in,

output reg[27:0]SL\_out

);

always @\*

    begin

       SL\_out = SL\_in << 2;

    end

endmodule

Parámetros del módulo:

* input [25:0] SL\_in: Es una entrada de 26 bits (SL\_in), donde los bits están indexados desde 25 hasta 0. Este rango especifica que SL\_in es un bus de 26 bits.
* output reg [27:0] SL\_out: Es una salida de 28 bits (SL\_out), donde los bits están indexados desde 27 hasta 0. Este rango especifica que SL\_out es un registro (indica reg) de 28 bits.

Bloque de código dentro de always @\*:

* SL\_out = SL\_in << 2;: Esta línea realiza una operación de desplazamiento a la izquierda (<<) en la entrada SL\_in de 2 bits. En términos simples, esto significa que todos los bits en SL\_in se desplazarán dos posiciones hacia la izquierda, y los bits vacíos a la derecha se llenarán con ceros. El resultado se asigna a la salida SL\_out.

Este módulo toma una entrada de 26 bits (SL\_in), realiza un desplazamiento a la izquierda en 2 bits y asigna el resultado a una salida de 28 bits (SL\_out). Este tipo de operación de desplazamiento a menudo se utiliza en arquitecturas como MIPS para realizar operaciones de multiplicación o desplazamientos en instrucciones de máquina.

### ADD.v

module ADDER(

input [31:0] O1,

input [31:0] O2,

output reg [31:0] Res);

always@\*

begin

    Res = O1 + O2;

end

endmodule

Parámetros del módulo:

* input [31:0] O1: Es una entrada de 32 bits (O1), donde los bits están indexados desde 31 hasta 0. Este rango especifica que O1 es un bus de 32 bits.
* input [31:0] O2: Es otra entrada de 32 bits (O2), con la misma configuración que O1.
* output reg [31:0] Res: Es una salida de 32 bits (Res), donde los bits están indexados desde 31 hasta 0. Este rango especifica que Res es un registro (indica reg) de 32 bits.

Bloque de código dentro de always @\*:

* Res = O1 + O2;: Esta línea realiza una operación de suma (+) entre las entradas O1 y O2. El resultado se asigna a la salida Res.

Este módulo toma dos entradas de 32 bits (O1 y O2), realiza una operación de suma y asigna el resultado a una salida de 32 bits (Res).

### IFID.v

//BUFFER 1: IF/ID

module IFID(

input clk,

input [31:0]Next\_address,

input [31:0]Instruction,

output reg [31:0]O\_Next\_address,

output reg [31:0]O\_Instruction);

always @(posedge clk)

begin

    O\_Next\_address = Next\_address;

        O\_Instruction = Instruction;

end

endmodule

Parámetros del módulo:

* input clk: Es una entrada que representa la señal de reloj.
* input [31:0] Next\_address: Es una entrada de 32 bits que representa la dirección de la siguiente instrucción en el pipeline.
* input [31:0] Instruction: Es otra entrada de 32 bits que representa la instrucción actual en el pipeline.
* output reg [31:0] O\_Next\_address: Es una salida de 32 bits que retiene la dirección de la siguiente instrucción.
* output reg [31:0] O\_Instruction: Es otra salida de 32 bits que retiene la instrucción actual.

Bloque de código dentro de always @(posedge clk):

* O\_Next\_address = Next\_address;: En cada flanco de subida del reloj, la salida O\_Next\_address se actualiza con el valor presente en la entrada Next\_address.
* O\_Instruction = Instruction;: De manera similar, la salida O\_Instruction se actualiza con el valor presente en la entrada Instruction en cada flanco de subida del reloj.

Este módulo actúa como un registro que retiene la dirección de la siguiente instrucción (O\_Next\_address) y la instrucción actual (O\_Instruction) en el pipeline, actualizándolas en cada ciclo de reloj. Este tipo de registros son típicos en el diseño de procesadores para mantener el estado de las etapas del pipeline.

### IDEX.v

//BUFFER 2: ID/EX

module IDEX(

input clk,

input [1:0]I\_WB,

input [2:0]I\_M,

input [4:0]I\_EX,

input [31:0]I\_Next\_address,

input [31:0]I\_O1,

input [31:0]I\_O2,

input [31:0]I\_Ext\_Inmed,

input [4:0]I\_RT,

input [4:0]I\_RD,

output reg [1:0]O\_WB,

output reg [2:0]O\_M,

output reg O\_EX\_RegDst,

output reg [2:0]O\_EX\_ALUOp,

output reg O\_EX\_ALUSrc,

output reg [31:0]O\_Next\_address,

output reg [31:0]O\_O1,

output reg [31:0]O\_O2,

output reg [31:0]O\_Ext\_Inmed,

output reg [4:0]O\_RT,

output reg [4:0]O\_RD);

always @(posedge clk)

begin

    O\_WB=I\_WB;

    O\_M=I\_M;

    O\_EX\_RegDst=I\_EX[0];

    O\_EX\_ALUOp=I\_EX[3:1];

    O\_EX\_ALUSrc=I\_EX[4];

    O\_Next\_address=I\_Next\_address;

    O\_O1=I\_O1;

    O\_O2=I\_O2;

    O\_Ext\_Inmed=I\_Ext\_Inmed;

    O\_RT=I\_RT;

    O\_RD=I\_RD;

end

endmodule

Parámetros del módulo:

* input clk: Es una entrada que representa la señal de reloj.
* input [1:0] I\_WB: Es una entrada de 2 bits que parece estar relacionada con la escritura de datos de vuelta (write back).
* input [2:0] I\_M: Es una entrada de 3 bits, posiblemente relacionada con el manejo de memoria.
* input [4:0] I\_EX: Es una entrada de 5 bits que parece estar relacionada con la etapa de ejecución.
* input [31:0] I\_Next\_address: Es una entrada de 32 bits que representa la dirección de la siguiente instrucción en el pipeline.
* input [31:0] I\_O1: Es una entrada de 32 bits.
* input [31:0] I\_O2: Es otra entrada de 32 bits.
* input [31:0] I\_Ext\_Inmed: Es otra entrada de 32 bits, posiblemente una extensión inmediata.
* input [4:0] I\_RT: Es una entrada de 5 bits.
* input [4:0] I\_RD: Es otra entrada de 5 bits.
* output reg [1:0] O\_WB: Es una salida de 2 bits.
* output reg [2:0] O\_M: Es una salida de 3 bits.
* output reg O\_EX\_RegDst: Es una salida de 1 bit.
* output reg [2:0] O\_EX\_ALUOp: Es una salida de 3 bits relacionada con la operación de la ALU.
* output reg O\_EX\_ALUSrc: Es una salida de 1 bit relacionada con la fuente de datos de la ALU.
* output reg [31:0] O\_Next\_address: Es una salida de 32 bits que retiene la dirección de la siguiente instrucción.
* output reg [31:0] O\_O1: Es una salida de 32 bits.
* output reg [31:0] O\_O2: Es otra salida de 32 bits.
* output reg [31:0] O\_Ext\_Inmed: Es otra salida de 32 bits.
* output reg [4:0] O\_RT: Es una salida de 5 bits.
* output reg [4:0] O\_RD: Es otra salida de 5 bits.

Bloque de código dentro de always @(posedge clk):

* Este bloque asigna las entradas a las salidas en cada flanco de subida del reloj, efectivamente registrando los valores presentes en las entradas.

Este módulo IDEX retiene y registra diversos campos relacionados con la etapa de ejecución de un pipeline en un procesador. Las entradas representan información de la etapa de instrucción/decodificación, y las salidas retienen y proporcionan esta información para la etapa de ejecución siguiente.

### EXMEM.v

//BUFFER 3: EX/MEM

module EXMEM(

input clk,

input [1:0]I\_WB,

input [2:0]I\_M,

input [31:0]I\_ADD\_Res,

input I\_ZF,

input [31:0]I\_ALU\_Res,

input [31:0]I\_DatWri\_Mem,

input [4:0]I\_Addr\_Reg\_Wri,

output reg [1:0]O\_WB,

output reg O\_M\_Branch,

output reg O\_M\_MemRead,

output reg O\_M\_MemWrite,

output reg [31:0]O\_ADD\_Res,

output reg O\_ZF,

output reg [31:0]O\_ALU\_Res,

output reg [31:0]O\_DatWri\_Mem,

output reg [4:0]O\_Addr\_Reg\_Wri);

always @(posedge clk)

begin

    O\_WB=I\_WB;

    O\_M\_Branch=I\_M[0];

    O\_M\_MemRead=I\_M[1];

    O\_M\_MemWrite=I\_M[2];

    O\_ADD\_Res=I\_ADD\_Res;

    O\_ZF=I\_ZF;

    O\_ALU\_Res=I\_ALU\_Res;

    O\_DatWri\_Mem=I\_DatWri\_Mem;

    O\_Addr\_Reg\_Wri=I\_Addr\_Reg\_Wri;

end

endmodule

Parámetros del módulo:

* input clk: Es una entrada que representa la señal de reloj.
* input [1:0] I\_WB: Es una entrada de 2 bits que parece estar relacionada con la escritura de datos de vuelta (write back).
* input [2:0] I\_M: Es una entrada de 3 bits que posiblemente esté relacionada con operaciones de memoria (memoria de lectura/escritura, operaciones de branch).
* input [31:0] I\_ADD\_Res: Es una entrada de 32 bits que representa el resultado de una operación de suma realizada en la etapa de ejecución.
* input I\_ZF: Es una entrada de 1 bit, posiblemente relacionada con la bandera de cero (zero flag).
* input [31:0] I\_ALU\_Res: Es una entrada de 32 bits que representa el resultado de una operación de la Unidad Lógico-Aritmética (ALU).
* input [31:0] I\_DatWri\_Mem: Es una entrada de 32 bits que representa los datos que se escribirán en memoria.
* input [4:0] I\_Addr\_Reg\_Wri: Es una entrada de 5 bits que representa la dirección del registro que se actualizará en la etapa de escritura de vuelta.
* output reg [1:0] O\_WB: Es una salida de 2 bits.
* output reg O\_M\_Branch: Es una salida de 1 bit que indica si se realizará una operación de branch en la etapa de memoria.
* output reg O\_M\_MemRead: Es una salida de 1 bit que indica si se realizará una operación de lectura de memoria en la etapa de memoria.
* output reg O\_M\_MemWrite: Es una salida de 1 bit que indica si se realizará una operación de escritura de memoria en la etapa de memoria.
* output reg [31:0] O\_ADD\_Res: Es una salida de 32 bits que retiene el resultado de la operación de suma.
* output reg O\_ZF: Es una salida de 1 bit que retiene el estado de la bandera de cero.
* output reg [31:0] O\_ALU\_Res: Es una salida de 32 bits que retiene el resultado de la operación de la ALU.
* output reg [31:0] O\_DatWri\_Mem: Es una salida de 32 bits que retiene los datos que se escribirán en memoria.
* output reg [4:0] O\_Addr\_Reg\_Wri: Es una salida de 5 bits que retiene la dirección del registro que se actualizará en la etapa de escritura de vuelta.

Bloque de código dentro de always @(posedge clk):

* Este bloque asigna las entradas a las salidas en cada flanco de subida del reloj, efectivamente registrando los valores presentes en las entradas.

Este módulo EXMEM retiene y registra diversos campos relacionados con la etapa de memoria de un pipeline en un procesador. Las entradas representan información de la etapa de ejecución, y las salidas retienen y proporcionan esta información para la etapa de escritura de vuelta.

### MEMWB.v

//BUFFER 4: MEM/WB

module MEMWB(

input clk,

input [1:0]I\_WB,

input [31:0]I\_ReDat\_Mem,

input [31:0]I\_ALU\_Res,

input [4:0]I\_Addr\_Reg\_Wri,

output reg O\_WB\_RegWrite,

output reg O\_WB\_MemtoReg,

output reg [31:0]O\_ReDat\_Mem,

output reg [31:0]O\_ALU\_Res,

output reg [4:0]O\_Addr\_Reg\_Wri);

always @(posedge clk)

begin

    O\_WB\_RegWrite=I\_WB[0];

    O\_WB\_MemtoReg=I\_WB[1];

    O\_ReDat\_Mem=I\_ReDat\_Mem;

    O\_ALU\_Res=I\_ALU\_Res;

    O\_Addr\_Reg\_Wri=I\_Addr\_Reg\_Wri;

end

endmodule

Parámetros del módulo:

* input clk: Es una entrada que representa la señal de reloj.
* input [1:0] I\_WB: Es una entrada de 2 bits que parece estar relacionada con la escritura de datos de vuelta (write back).
* input [31:0] I\_ReDat\_Mem: Es una entrada de 32 bits que representa los datos leídos de memoria.
* input [31:0] I\_ALU\_Res: Es una entrada de 32 bits que representa el resultado de una operación de la Unidad Lógico-Aritmética (ALU).
* input [4:0] I\_Addr\_Reg\_Wri: Es una entrada de 5 bits que representa la dirección del registro que se actualizará en la etapa de escritura de vuelta.
* output reg O\_WB\_RegWrite: Es una salida de 1 bit que indica si se realizará una operación de escritura de vuelta.
* output reg O\_WB\_MemtoReg: Es una salida de 1 bit que indica si se realizará una operación de escritura de memoria a registro.
* output reg [31:0] O\_ReDat\_Mem: Es una salida de 32 bits que retiene los datos leídos de memoria.
* output reg [31:0] O\_ALU\_Res: Es una salida de 32 bits que retiene el resultado de la operación de la ALU.
* output reg [4:0] O\_Addr\_Reg\_Wri: Es una salida de 5 bits que retiene la dirección del registro que se actualizará en la etapa de escritura de vuelta.

Bloque de código dentro de always @(posedge clk):

* Este bloque asigna las entradas a las salidas en cada flanco de subida del reloj, efectivamente registrando los valores presentes en las entradas.

Este módulo MEMWB retiene y registra diversos campos relacionados con la etapa de escritura de vuelta de un pipeline en un procesador. Las entradas representan información de la etapa de memoria, y las salidas retienen y proporcionan esta información para la etapa final de escritura de vuelta.

### TB\_3.v

`timescale 1ns/1ns

module TB\_3();

reg clk\_tb;

Datapath Datapath(.clk(clk\_tb));

always #100 clk\_tb = ~clk\_tb;

initial

begin

    clk\_tb = 1'b0;

    #20000

    $stop;

end

endmodule

Parámetros del módulo:

* reg clk\_tb;: Declara una señal de reloj llamada clk\_tb que será utilizada para clockear el módulo MyDatapath.

Instancia del módulo MyDatapath:

* MyDatapath \_Datapath(.clk(clk\_tb));: Instancia el módulo MyDatapath y conecta la señal de reloj clk\_tb a su entrada de reloj (clk).

Generación de la señal de reloj:

* always #100 clk\_tb = ~clk\_tb;: Genera una señal de reloj (clk\_tb) que cambia su valor cada 100 unidades de tiempo. Esto simula un reloj con un período de 200 unidades de tiempo.

Bloque inicial:

* initial begin ... end: Este bloque se ejecuta al inicio de la simulación.
* clk\_tb = 1'b0;: Inicializa la señal de reloj en 0.
* #20000 $stop;: La simulación se detendrá después de 20000 unidades de tiempo.

Este banco de pruebas (Fase2\_tb) configura una simulación con un reloj (clk\_tb) que cambia su valor cada 100 unidades de tiempo, instanciando el módulo MyDatapath y conectándolo a esta señal de reloj. La simulación se detendrá después de 20000 unidades de tiempo.

### ADD\_Clk.v

module ADD\_Clk(

    input [31:0] operand,

    output reg [31:0] result

);

always @\*

begin

    result = operand + 4;

end

endmodule

Parámetros del módulo:

* input [31:0] operand: Es una entrada de 32 bits llamada operand.
* output reg [31:0] result: Es una salida de 32 bits llamada result y se declara como un registro (reg).

Bloque de código dentro de always @\*:

* result = operand + 4;: Esta línea realiza una operación de suma entre la entrada operand y la constante 4. El resultado se asigna a la salida result.

Este módulo MyADD\_4 toma un operando de 32 bits, le suma la constante 4 y devuelve el resultado en la salida result. Este tipo de módulos pueden ser útiles en diversas aplicaciones, como en el diseño de operaciones aritméticas específicas.

### ALU.v

module ALU(

    input [31:0] operand1,

    input [31:0] operand2,

    input [3:0] alu\_select,

    output reg zero\_flag,

    output reg [31:0] result

);

always @\*

begin

    case (alu\_select)

        4'b0000:

        begin

            result = operand1 & operand2; // AND

        end

        4'b0001:

        begin

            result = operand1 | operand2; // OR

        end

        4'b0010:

        begin

            result = operand1 + operand2; //ADD

        end

        4'b0110:

        begin

            result = operand1 - operand2; //SUB

        end

        4'b0111:

        begin

            result = operand1 < operand2?1:0; // SLT

        end

        default:

        begin

            result=32'd0;

        end

    endcase

    zero\_flag = result == 0;

end

endmodule

Parámetros del módulo:

* input [31:0] operand1: Es una entrada de 32 bits llamada operand1.
* input [31:0] operand2: Es otra entrada de 32 bits llamada operand2.
* input [3:0] alu\_select: Es una entrada de 4 bits que selecciona la operación a realizar en la ALU.
* output reg zero\_flag: Es una salida de 1 bit que representa la bandera de cero.
* output reg [31:0] result: Es una salida de 32 bits llamada result y se declara como un registro (reg).

Bloque de código dentro de always @\*:

* case (alu\_select): Este bloque de código selecciona la operación de la ALU según el valor de alu\_select.
* Cada begin y end dentro de los case contienen la lógica para una operación específica.
* zero\_flag = (result == 32'd0);: Se establece la bandera de cero en 1 si el resultado es igual a cero, de lo contrario, se establece en 0.

Este módulo MyALU implementa una ALU que realiza operaciones lógicas (AND, OR), aritméticas (ADD, SUB), y una operación de comparación (SLT). La bandera de cero (zero\_flag) se establece según si el resultado de la operación es igual a cero. Este tipo de módulos son esenciales en el diseño de procesadores para realizar diversas operaciones.

### ALU\_C.v

module ALU\_C(

    input [2:0] alu\_operation,

    input [5:0] function\_code,

    output reg [3:0] alu\_select

);

always @\*

begin

    case (alu\_operation)

    3'b010:

    begin

        case (function\_code)

            6'b100100:

                alu\_select = 4'b0000; // AND

            6'b100101:

                alu\_select = 4'b0001; // OR

            6'b100000:

                alu\_select = 4'b0010; // ADD

            6'b100010:

                alu\_select = 4'b0110; // SUBTRACT

            6'b101010:

                alu\_select = 4'b0111; // SET ON LESS THAN (SLT)

            6'b000000:

                alu\_select = 4'b0000; // Soporte a la operacion Nop

        endcase

    end

    3'b000:

    begin

    alu\_select = 4'b0010; // ADD

    end

    3'b001:

    begin

    alu\_select = 4'b0110; // SUBTRACT

    end

    3'b011:

    begin

    alu\_select = 4'b0000; // AND

    end

    3'b100:

    begin

    alu\_select = 4'b0001; // OR

    end

    3'b101:

    begin

    alu\_select = 4'b0111; // SLT

    end

    endcase

end

endmodule

Parámetros del módulo:

* input [2:0] alu\_operation: Es una entrada de 3 bits que representa la operación de la ALU.
* input [5:0] function\_code: Es una entrada de 6 bits que representa el código de función.
* output reg [3:0] alu\_select: Es una salida de 4 bits que representa la selección de operación de la ALU.

Bloque de código dentro de always @\*:

* case (alu\_operation): Este bloque de código selecciona la operación de la ALU basándose en el valor de alu\_operation.
* Dentro de cada caso (begin y end), hay un segundo case que selecciona la operación de la ALU basándose en el valor de function\_code.
* Dependiendo de los valores de alu\_operation y function\_code, se asigna la señal alu\_select con la operación correspondiente.

Este módulo MyALUControl toma las señales de control alu\_operation y function\_code como entradas y genera la señal de selección de operación de la ALU (alu\_select) de acuerdo con la operación deseada.

### BR.v

module BR(

    input [4:0] address\_reg1,

    input [4:0] address\_reg2,

    input [4:0] address\_write,

    input [31:0] data\_write,

    input enable,

    output reg [31:0] data\_read1,

    output reg [31:0] data\_read2,

    input clk

);

reg [31:0] memory[0:31];

always @\*

begin

    data\_read1 = memory[address\_reg1];

    data\_read2 = memory[address\_reg2];

end

always @(posedge clk)

begin

    if (enable && data\_write !== 32'bx)

    begin

        memory[address\_write] = data\_write;

    end

end

endmodule

Parámetros del módulo:

* input [4:0] address\_reg1: Es una entrada de 5 bits que representa la dirección de memoria desde la cual leer data\_read1.
* input [4:0] address\_reg2: Es otra entrada de 5 bits que representa la dirección de memoria desde la cual leer data\_read2.
* input [4:0] address\_write: Es una entrada de 5 bits que representa la dirección de memoria en la cual escribir data\_write.
* input [31:0] data\_write: Es una entrada de 32 bits que representa los datos a escribir en memoria.
* input enable: Es una entrada que habilita la escritura en memoria.
* output reg [31:0] data\_read1: Es una salida de 32 bits que retiene los datos leídos desde la dirección address\_reg1.
* output reg [31:0] data\_read2: Es otra salida de 32 bits que retiene los datos leídos desde la dirección address\_reg2.

Arreglo de memoria:

* reg [31:0] memory[0:31];: Declara un arreglo de memoria llamado memory que puede almacenar 32 palabras de 32 bits.

Bloque de código dentro de always @\*:

* if (enable && data\_write !== 32'bx): Verifica si la habilitación está activa y si los datos de escritura son distintos de "x" (no definidos).
* memory[address\_write] = data\_write;: Si se cumple la condición anterior, se escribe data\_write en la dirección de memoria especificada por address\_write.
* data\_read1 = memory[address\_reg1];: Lee la memoria en la dirección especificada por address\_reg1 y retiene los datos en data\_read1.
* data\_read2 = memory[address\_reg2];: Lee la memoria en la dirección especificada por address\_reg2 y retiene los datos en data\_read2.

Este módulo MyBR implementa una memoria simple que puede leer de dos direcciones de memoria y escribir en una dirección de memoria específica cuando la habilitación está activa. Los datos se retienen en data\_read1 y data\_read2. La memoria puede ser inicializada descomentando la sección initial que está comentada en el código.

### UC.v

module UC(

    input [31:26] opcode,

    output reg reg\_Dst,

    output reg branch,

    output reg memory\_read,

    output reg memory\_register,

    output reg [2:0] alu\_operation,

    output reg memory\_write,

    output reg ALU\_Src,

    output reg reg\_write,

    output reg jump

);

always @\*

begin

    case (opcode)

        6'b000000:

        begin

            reg\_Dst=1'b1;

            branch=1'b0;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b010;

        memory\_write = 1'b0;

            ALU\_Src=1'b0;

            reg\_write = 1'b1;

        jump=1'b0;

        end

        6'b001000:

        begin

            reg\_Dst=1'b0;

            branch=1'b0;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b000;

        memory\_write = 1'b0;

            ALU\_Src=1'b1;

            reg\_write = 1'b1;

        jump=1'b0;

        end

        6'b001100:

        begin

            reg\_Dst=1'b0;

            branch=1'b0;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b011;

        memory\_write = 1'b0;

            ALU\_Src=1'b1;

            reg\_write = 1'b1;

        jump=1'b0;

        end

        6'b001101:

        begin

            reg\_Dst=1'b0;

            branch=1'b0;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b100;

        memory\_write = 1'b0;

            ALU\_Src=1'b1;

            reg\_write = 1'b1;

            jump=1'b0;

        end

        6'b100011:

        begin

            reg\_Dst=1'b0;

            branch=1'b0;

            memory\_read = 1'b1;

            memory\_register = 1'b1;

            alu\_operation = 3'b000;

        memory\_write = 1'b0;

            ALU\_Src=1'b1;

            reg\_write = 1'b1;

            jump=1'b0;

        end

        6'b101011://SW

        begin

            reg\_Dst=1'b0;

            branch=1'b0;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b000;

        memory\_write = 1'b1;

            ALU\_Src=1'b1;

            reg\_write = 1'b0;

            jump=1'b0;

        end

        6'b001010:

        begin

            reg\_Dst=1'b0;

            branch=1'b0;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b101;

        memory\_write = 1'b0;

            ALU\_Src=1'b1;

            reg\_write = 1'b1;

            jump=1'b0;

        end

        6'b000100:

        begin

            reg\_Dst=1'b0;

            branch=1'b1;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b001;

        memory\_write = 1'b0;

            ALU\_Src=1'b0;

            reg\_write = 1'b0;

            jump=1'b0;

        end

        6'b000010://J

    begin

            reg\_Dst=1'b0;

            branch=1'b0;

            memory\_read = 1'b0;

            memory\_register = 1'b0;

            alu\_operation = 3'b000;

        memory\_write = 1'b0;

            ALU\_Src=1'b0;

            reg\_write = 1'b0;

        jump=1'b1;

    end

    endcase

end

endmodule

Parámetros del módulo:

* input [31:26] opcode: Es una entrada de 6 bits que representa el código de operación de la instrucción.
* output reg reg\_Dst: Salida que indica si la instrucción es de tipo R.
* output reg branch: Salida que indica si la instrucción es de salto condicional.
* output reg memory\_read: Salida que indica si la instrucción realiza una lectura de memoria.
* output reg memory\_register: Salida que indica si la instrucción involucra operaciones de memoria y registros.
* output reg [2:0] alu\_operation: Salida que especifica la operación de la ALU.
* output reg memory\_write: Salida que indica si la instrucción realiza una escritura en memoria.
* output reg ALU\_Src: Salida que indica si la fuente de datos para la ALU es inmediata (1) o un registro (0).
* output reg reg\_write: Salida que indica si la instrucción realiza una escritura en registros.
* output reg jump: Salida que indica si la instrucción es de salto incondicional.

Bloque de código dentro de always @\*:

* case (opcode): Este bloque de código selecciona las señales de control basándose en el código de operación (opcode).
* Dentro de cada caso (begin y end), se establecen las señales de control correspondientes según la instrucción especificada por el opcode.

Aborda varias instrucciones comunes en arquitecturas MIPS, configurando las señales de control apropiadas para cada tipo de instrucción. Nota que algunas instrucciones están comentadas y pueden necesitar ser modificadas o implementadas dependiendo de los requerimientos específicos del procesador MIPS que estás diseñando.

### Datapath.v

module Datapath(

    input clk

);

wire [31:0] add\_result\_1;

wire [31:0] add\_result\_2;

wire [31:0] add\_result\_3;

wire [31:0] instruction;

wire [31:0] instruction\_2;

wire [25:0] instruction\_3;

wire [4:0] instruction\_4;

wire [4:0] instruction\_5;

wire [31:0] data\_read1;

wire [31:0] data\_read2;

wire [31:0] data\_read1\_B;

wire [31:0] data\_read2\_B;

wire [31:0] data\_read2\_C;

wire [31:0] Mux\_ALU\_in2;

wire [31:0] Mux\_ALU\_in2\_B;

wire Jump;

wire Jump\_2;

wire Jump\_3;

wire Jump\_4;

wire [31:0] Add\_In2\_MuxPC;

wire [31:0] Add\_In2\_MuxPC\_2;

wire tr\_zf;

wire tr\_zf\_2;

wire [31:0] alu\_result;

wire [31:0] alu\_result\_2;

wire [31:0] alu\_result\_3;

wire [4:0] Dir\_Wri\_BR;

wire [4:0] Dir\_Wri\_BR\_2;

wire [4:0] Dir\_Wri\_BR\_3;

wire [31:0] data\_mem;

wire [31:0] data\_mem\_2;

wire [27:0]JAddress;

wire [31:0]JAddress\_2;

wire [31:0]JAddress\_3;

wire RegDst;

wire ALU\_Src;

wire [2:0] control\_aluop;

wire RegDst\_2;

wire ALU\_Src\_2;

wire [2:0] control\_aluop\_2;

wire Branch;

wire control\_memwrite;

wire control\_memread;

wire Branch\_2;

wire control\_memwrite\_2;

wire control\_memread\_2;

wire [2:0] M;

wire control\_memreg;

wire control\_regwrite;

wire control\_memreg\_2;

wire control\_regwrite\_2;

wire [1:0]WB;

wire [1:0]WB\_2;

wire [31:0] data\_write;

wire [3:0] control\_alusel;

wire [31:0] address\_result;

wire [31:0] Oper\_2;

wire [31:0] pc\_out;

wire [31:0] SL2\_adder;

wire [31:0] MuxPC\_PCin;

wire [31:0] MPC\_MJ;

Clk         \_Clock(.clk(clk),.in(MuxPC\_PCin),.out(pc\_out));

ADD\_Clk     \_ADD\_clk(.operand(pc\_out),.result(add\_result\_1));

INST\_Mem    \_Mem\_clk(.address(pc\_out),.data(instruction\_2));

BR      \_BR(.clk(clk), .address\_reg1(instruction[25:21]), .address\_reg2(instruction[20:16]), .address\_write(Dir\_Wri\_BR\_3), .data\_write(data\_write), .enable(control\_regwrite\_2), .data\_read1(data\_read1), .data\_read2(data\_read2));

UC      \_Unidad\_Control(.opcode(instruction[31:26]), .reg\_Dst(RegDst), .branch(Branch), .memory\_read(control\_memread), .memory\_register(control\_memreg), .alu\_operation(control\_aluop), .memory\_write(control\_memwrite), .ALU\_Src(ALU\_Src), .reg\_write(control\_regwrite), .jump(Jump));

ALU\_C       \_ALU\_C(.alu\_operation(control\_aluop\_2), .function\_code(Mux\_ALU\_in2[5:0]), .alu\_select(control\_alusel));

ALU         \_ALU(.operand1(data\_read1\_B), .operand2(Oper\_2), .alu\_select(control\_alusel), .zero\_flag(tr\_zf) ,.result(alu\_result));

DATA\_Mem    \_Mem(.address(alu\_result\_2), .data\_write(data\_read2\_C), .write\_enable(control\_memwrite\_2), .read\_enable(control\_memread\_2), .data\_read(data\_mem));

DatapathMx  \_Mux\_Write\_BR(.control\_signal(control\_memreg\_2),.input\_data\_1(alu\_result\_3),.input\_data\_2(data\_mem\_2), .output\_data(data\_write));

Datapath5   \_Mux\_Dir\_BR(.control\_signal(RegDst\_2), .input\_data\_1(instruction\_4), .input\_data\_2(instruction\_5), .output\_data(Dir\_Wri\_BR));

DatapathMx  \_Mux\_D2\_ALU(.control\_signal(ALU\_Src\_2), .input\_data\_1(data\_read2\_B), .input\_data\_2(Mux\_ALU\_in2), .output\_data(Oper\_2));

sign\_extend     \_Sign\_extend(.Data\_in(instruction[15:0]), .Data\_out(Mux\_ALU\_in2\_B));

Shift\_Left\_2    \_Shift\_Left\_2(.SL\_in(Mux\_ALU\_in2), .SL\_out(SL2\_adder));

ADD         \_Sumador(.O1(add\_result\_3), .O2(SL2\_adder), .Res(Add\_In2\_MuxPC));

DatapathMx  \_Mux\_clk(.control\_signal(Branch\_2&tr\_zf\_2), .input\_data\_1(add\_result\_1), .input\_data\_2(Add\_In2\_MuxPC\_2), .output\_data(MPC\_MJ));

DatapathMx  \_Mux(.control\_signal(Jump\_4), .input\_data\_1(MPC\_MJ), .input\_data\_2(JAddress\_3), .output\_data(MuxPC\_PCin));

Shift\_Left\_2\_2  \_Shift\_left\_2\_2(.SL\_in(instruction\_3), .SL\_out(JAddress));

IFID        \_Buffeer\_1(.clk(clk),.Next\_address(add\_result\_1),.Instruction(instruction\_2),.O\_Next\_address(add\_result\_2),.O\_Instruction(instruction));

IDEX        \_Buffer\_2(.clk(clk), .I\_WB({control\_memreg,control\_regwrite}), .I\_M({control\_memwrite,control\_memread,Branch}), .I\_EX({ALU\_Src,control\_aluop,RegDst}), .I\_Next\_address(add\_result\_2), .I\_O1(data\_read1), .I\_O2(data\_read2), .I\_Ext\_Inmed(Mux\_ALU\_in2\_B), .I\_RT(instruction[20:16]), .I\_RD(instruction[15:11]), .I\_Jump(Jump), .I\_Instr\_J(instruction[25:0]), .O\_WB(WB), .O\_M(M), .O\_EX\_RegDst(RegDst\_2), .O\_EX\_ALUOp(control\_aluop\_2), .O\_EX\_ALUSrc(ALU\_Src\_2), .O\_Next\_address(add\_result\_3), .O\_O1(data\_read1\_B), .O\_O2(data\_read2\_B), .O\_Ext\_Inmed(Mux\_ALU\_in2), .O\_RT(instruction\_4), .O\_RD(instruction\_5), .O\_Jump(Jump\_2), .O\_Instr\_J(instruction\_3));

EXMEM       \_Buffer\_3(.clk(clk), .I\_WB(WB), .I\_M(M), .I\_ADD\_Res(Add\_In2\_MuxPC), .I\_ZF(tr\_zf), .I\_ALU\_Res(alu\_result), .I\_DatWri\_Mem(data\_read2\_B), .I\_Addr\_Reg\_Wri(Dir\_Wri\_BR), .I\_Jump(Jump\_2), .I\_Ins32\_J({add\_result\_3[31:28],JAddress}), .O\_WB(WB\_2), .O\_M\_Branch(Branch\_2), .O\_M\_MemRead(control\_memread\_2), .O\_M\_MemWrite(control\_memwrite\_2), .O\_ADD\_Res(Add\_In2\_MuxPC\_2), .O\_ZF(tr\_zf\_2), .O\_ALU\_Res(alu\_result\_2), .O\_DatWri\_Mem(data\_read2\_C), .O\_Addr\_Reg\_Wri(Dir\_Wri\_BR\_2), .O\_Jump(Jump\_3), .O\_Ins32\_J(JAddress\_2));

MEMWB       \_Buffer\_4(.clk(clk), .I\_WB(WB\_2), .I\_ReDat\_Mem(data\_mem), .I\_ALU\_Res(alu\_result\_2), .I\_Addr\_Reg\_Wri(Dir\_Wri\_BR\_2), .I\_Jump(Jump\_3), .I\_Ins32\_J(JAddress\_2), .O\_WB\_RegWrite(control\_regwrite\_2), .O\_WB\_MemtoReg(control\_memreg\_2), .O\_ReDat\_Mem(data\_mem\_2), .O\_ALU\_Res(alu\_result\_3), .O\_Addr\_Reg\_Wri(Dir\_Wri\_BR\_3), .O\_Jump(Jump\_4), .O\_Ins32\_J(JAddress\_3));

initial

begin

$readmemb("Inicializacion Memoria de Instrucciones.txt",INST\_Mem.memory);

$readmemb("Inicializacion BR.txt",BR.memory);

$readmemb("Inicializacion Memoria de Datos.txt",DATA\_Mem.memory);

end

endmodule

Datapath básico de un procesador MIPS, donde diferentes módulos están interconectados para realizar operaciones específicas, como la ejecución de instrucciones, el control de la unidad, el acceso a memoria, etc. Las memorias de instrucciones y datos están inicializadas a partir de archivos de memoria. La simulación de este diseño en un entorno de simulación de Verilog permitirá observar el comportamiento del datapath y las interacciones entre los diferentes módulos durante la ejecución de programas MIPS.

### DatapathMx.v

module DatapathMx(

    input control\_signal,

    input [31:0] input\_data\_1, //0

    input [31:0] input\_data\_2, //1

    output reg [31:0] output\_data

);

always @\*

begin

    if(control\_signal)

    begin

        output\_data = input\_data\_2;

    end

    else

    begin

        output\_data = input\_data\_1;

    end

end

endmodule

Parámetros del módulo:

* input control\_signal: Es una señal de control que determina qué entrada se selecciona.
* input [31:0] input\_data\_1: Es la primera entrada del multiplexor.
* input [31:0] input\_data\_2: Es la segunda entrada del multiplexor.
* output reg [31:0] output\_data: Es la salida del multiplexor.

Bloque de código dentro de always @\*:

* El bloque de código utiliza una estructura condicional (if-else) para seleccionar la salida del multiplexor en función de la señal de control.
* Si control\_signal es verdadero (1), selecciona input\_data\_2.
* Si control\_signal es falso (0), selecciona input\_data\_1.

Este módulo permite seleccionar entre dos conjuntos de datos en función de la señal de control proporcionada. Es fundamental en el diseño del datapath para enrutar datos según las necesidades del procesador.

### Datapath5.v

module Datapath5(

    input control\_signal,

    input [4:0] input\_data\_1, //0

    input [4:0] input\_data\_2, //1

    output reg [4:0] output\_data

);

always @\*

begin

    if(control\_signal)

    begin

        output\_data = input\_data\_2;

    end

    else

    begin

        output\_data = input\_data\_1;

    end

end

endmodule

Parámetros del módulo:

* input control\_signal: Es una señal de control que determina qué entrada se selecciona.
* input [4:0] input\_data\_1: Es la primera entrada del multiplexor.
* input [4:0] input\_data\_2: Es la segunda entrada del multiplexor.
* output reg [4:0] output\_data: Es la salida del multiplexor.

Bloque de código dentro de always @\*:

* El bloque de código utiliza una estructura condicional (if-else) para seleccionar la salida del multiplexor en función de la señal de control.
* Si control\_signal es verdadero (1), selecciona input\_data\_2.
* Si control\_signal es falso (0), selecciona input\_data\_1.

Este módulo permite seleccionar entre dos conjuntos de datos de 5 bits en función de la señal de control proporcionada, similar al MyDatapathMux anterior, pero con una entrada y salida de 5 bits.

### Inst\_mem.v

module Inst\_mem(

    input [31:0] address,

    output reg [31:0] data

);

reg [7:0] memory[0:255];

always @\*

begin

    data = {memory[address], memory[address + 1], memory[address + 2], memory[address + 3]};

end

endmodule

Parámetros del módulo:

* input [31:0] address: Es la dirección de memoria de la que se debe leer.
* output reg [31:0] data: Es la salida que contiene los datos leídos desde la memoria.
* Bloque reg [7:0] memory[0:255];: Declara una memoria de bytes llamada memory con 256 ubicaciones, cada una de 8 bits.

Bloque initial:

* Contiene la inicialización de la memoria con valores comentados.

Bloque always @\*:

* Lee la memoria en la dirección especificada por address y concatena los 32 bits correspondientes para formar la salida data.

Este módulo simula la lectura de instrucciones de la memoria según la dirección proporcionada.

### DATA\_Mem.v

module DATA\_Mem(

    input [31:0] address,

    input [31:0] data\_write,

    input write\_enable,

    input read\_enable,

    output reg [31:0] data\_read

);

reg [31:0] memory[0:255];

always @\*

begin

    if (write\_enable == 1'b1 & read\_enable == 1'b0)

    begin

        memory[address] = data\_write;

    end

    else if (write\_enable == 1'b0 & read\_enable == 1'b1)

    begin

        data\_read = memory[address];

    end

end

endmodule

Parámetros del módulo:

* input [31:0] address: Es la dirección de memoria para la operación.
* input [31:0] data\_write: Es la información que se escribirá en la memoria.
* input write\_enable: Es una señal que habilita la escritura.
* input read\_enable: Es una señal que habilita la lectura.
* output reg [31:0] data\_read: Es la información leída desde la memoria.
* Bloque reg [31:0] memory[0:255];: Declara una memoria de palabras de 32 bits llamada memory con 256 ubicaciones.

Bloque always @\*:

* Si write\_enable está habilitado (1) y read\_enable está deshabilitado (0), se escribe data\_write en la dirección especificada por address.
* Si write\_enable está deshabilitado (0) y read\_enable está habilitado (1), se lee la memoria en la dirección especificada por address y se almacena en data\_read.

Este módulo permite leer y escribir en la memoria según las señales de control proporcionadas. La operación de escritura se lleva a cabo si write\_enable está activo, y la operación de lectura se realiza si read\_enable está activo.

### Clk.v

module Clk(

    input clk,

    input [31:0]in,

    output reg [31:0]out);

initial

begin

    out = 32'b0;

end

always@(clk)

begin

    if(clk)

    begin

        out = in;

    end

end

endmodule

Parámetros del módulo:

* input clk: Es la señal de reloj.
* input [31:0] in: Es la entrada que indica el nuevo valor del contador de programa.
* output reg [31:0] out: Es la salida que representa el valor actual del contador de programa.

Bloque initial:

* Inicializa la salida out con un valor de 32 bits en cero al comienzo de la simulación.

Bloque always @(posedge clk):

* Actualiza la salida out con el valor de la entrada in en cada pulso del reloj.

Este módulo simula un contador de programa que se actualiza en cada pulso del reloj con el valor proporcionado en la entrada in.

### Shift\_Left\_2.v

module Shift\_Left\_2(

input [31:0]SL\_in,

output reg[31:0]SL\_out

);

always @\*

    begin

       SL\_out = SL\_in << 2;

    end

endmodule

Parámetros del módulo:

* input [31:0] SL\_in: Es la entrada de 32 bits en la que se realizará el desplazamiento a la izquierda.
* output reg [31:0] SL\_out: Es la salida de 32 bits que contendrá el resultado del desplazamiento.

Bloque always @\*:

* Realiza la operación de desplazamiento a la izquierda de 2 bits en la entrada SL\_in y almacena el resultado en la salida SL\_out.

Este módulo simplemente realiza la operación de desplazamiento a la izquierda de 2 bits en la entrada proporcionada.

### Sign\_extend.v

module sign\_extend(

input [15:0] Data\_in,

output reg [31:0] Data\_out);

always @\*

begin

    if(Data\_in[15])

    begin

        Data\_out={16'b1111111111111111,Data\_in};

    end

    else

    begin

    Data\_out={16'b0000000000000000,Data\_in};

    end

end

endmodule

Parámetros del módulo:

* input [15:0] Data\_in: Es la entrada de 16 bits que se extenderá.
* output reg [31:0] Data\_out: Es la salida de 32 bits que contendrá el resultado de la extensión.

Bloque always @\*:

* Verifica el bit de signo (Data\_in[15]), y si es 1, realiza la extensión de signo copiando el bit de signo a la izquierda.
* Si el bit de signo es 0, simplemente agrega ceros a la izquierda.

Este módulo se utiliza comúnmente para extender la representación de un número con signo de 16 bits a una de 32 bits, manteniendo el mismo valor numérico pero con la extensión de signo adecuada.

# Referencias

* [Microsoft Word - Guion Practicas Mips.doc (cartagena99.com)](https://www.cartagena99.com/recursos/electronica/apuntes/Repertorio%20instrucciones%20MIPS.pdf)
* [PRINCIPALES CARACTERÍSTICAS DEL PROCESADOR MIPS DE LA ARQUITECTURA QUE IMPLEMENTA - Tareas - 70869 (clubensayos.com)](https://www.clubensayos.com/Temas-Variados/PRINCIPALES-CARACTER%C3%8DSTICAS-DEL-PROCESADOR-MIPS-DE-LA/3663701.html)
* https://tenstorrent.com/research/raja-koduri-joins-tenstorrents-board-of-directors-cto-ljubisa-bajic-scales-back-his-role/
* https://www.prnewswire.com/news-releases/raja-koduri-joins-tenstorrents-board-of-directors-cto-ljubisa-bajic-scales-back-his-role-301791469.html.
* https://www.anandtech.com/show/16709/an-interview-with-tenstorrent-ceo-ljubisa-bajic-and-cto-jim-keller

# Conclusiones

NATALIA ISABEL MARISCAL NAPOLES: Sinceramente mis conclusiones con el proyecto y la materia son que en si con el proyecto al principio fue fácil y poco a poco se fue haciendo enredoso con el tema de cables y entradas o salidas, pero al final y prestando mucha atención se logró hacer, puede que no del todo bien o con algunas cosas raras y bastante presión pero se logró; y con respecto a la materia, aunque no era lo que yo esperaba, ni lo que nos dijeron que sería realmente me gusto la materia un poco confusa al principio pero bastante interesante y en verdad me hubiera gustado más que hubiéramos tenido el tiempo suficiente como para comprender del todo la materia, pero igual si aprendí mucho y espero no olvidar todo para cuando vuelva a ver el tema en la carrera de INRO.

MARÍN GONZÁLEZ ANDRÉ JOSUÉ: A lo largo del desarrollo del proyecto me perdí muchas veces a la hora de comprender el panorama general del mismo, no fue hasta la realización de este reporte donde pude más o menos (de manera sencilla), comprender el funcionamiento de cada uno de los módulos que lo componen (en lo que respecta a los módulos añadidos en esta ultima fase, el datapath tipo R si lo comprendo bien a nivel de funcionamiento). En lo que respecta a la materia esta última iteración me pareció la mas sencilla para comprender, aunque no por ello fácil, lo único que al final se me dificulto durante todo la materia fueron las conexiones entre módulos, entendía como hacerlo, pero al momento de hacer el primer datapath si me perdí mucho, ya que estoy muy acostumbrado a que las cosas se ejecuten de manera secuencial, pero en verilog el flujo de ejecución es diferente, lo que confunde mucho.

JUAN SILVERO VALENCIA: En conclusión puede decir que el proyecto fue algo no tan fácil de realizarse ya que por el tiempo y la falta de experiencia en el tema nos mantuvo un poco confusos a muchos de mis compañeros y a mi más en lo personal ya que también es la primera vez que veo los números Binarios de tema y todo este tipo de instrucciones, es interesante la materia pero debes de tener mucha paciencia y debes de comprender realmente lo que estás haciendo, no era lo que esperaba de la materia porque tenía otra idea de esta realmente creo que este tema no lo voy a volver a ver en mi carrera pero en algo más adelante puede servir.

ERICK JARED GUTIERREZ CORREA: En forma de conclusión es necesario decir que adquirí mucho conocimiento al respecto de este tipo de leguaje ya que desde mi perspectiva es muy mecanizado y poco libre a comparación de otros lenguajes, pero me ayudó mucho porque a este punto actual, aunque no comprendo todos los nombres, si entiendo los funcionamientos.