
浙江大学 2018-2019 学年秋冬学期

一、填空（22 分，每空 1 分）

1. 图 1 所示的伏安特性曲线，对应的器件是（　）






图 1

2. $(165)_{10}$=(　　)$_2$=(　　)BCD 余三码
3. 函数 $Z=(A+B\overline{DC})C$ 的反函数是 $(\overline{Z}=$　　$)$
4. $[+1101]_{补}$=（　　）

5. 从 0 开始，将 26 个英文字母依次进行二进制编码，先大写字母，再小写字母，如果最后一位为奇校验位，那么小写字母 t 对应的二进制代码是（　　）
6. 图 2 所示的 CMOS 电路中，Z1 的输出电压是（　）V，Z2 的输出电压是（　）V




图 2

7. 用 4 选一的数据选择器扩展成 16 选一的数据选择器，最少需要（　）片 4 选一数据选择器

8. 图 3 是一个（　　）进制（ 加/减）法计数器，其中 Q_2 为高位




图 3

9. 图 4 中，能够实现 T'触发器功能的电路是（ ）




图 4

10. 8 位循环右移移位寄存器初始状态为"10110011"，请问 25 个 CP 脉冲后寄存器的状态是（ ）

11. 图 5 电路中，能够实现"异或"逻辑关系的是（ ）

（A）Z1 （B）Z2 （C）Z3 （D）Z4




图 5

12. 试画出图 6 中电路的输出波形




图 6

13. 已知 ROM 的地址线有 10 根，位线有 4 根，存储容量是_____ 字位
14. 计算机内存条属于（　　RAM/ROM）
15. 如图 7 所示电路，开关在位置 1 已久。$t = 0$ 时，开关打到位置 2。如果右侧电路中的响应为临界阻尼状态，求所需的 R= _____。
16. 如图 8 所示电路，开关在位置 1 已久。$t = 0$ 时，开关从位置 1 打到位置 2，此后右侧电路中的响应为_____ （过阻尼，临界阻尼，欠阻尼）状态。




图 7




图 8

二、简答题（20 分，每小题 4 分）

1、图 9 所示电路中，设三极管为硅管，V_{BE}=0.7V，其电流放大倍数β=50，饱和压降 V_{CES}＝0.3V，V_I=5 V。求出 I_B、V_{CE}，并说明三极管工作在什么状态。




图 9

2、卡诺图如图 10 所示：

Z　CD / AB	00	01	11	10
00	**1**	**1**	×	×
01	×	**1**	**0**	×
11	×	×	**0**	**0**
10	**0**	**0**	×	**1**

图 10

写出 Z 的表达式：$Z(A,B,C,D)=\sum m(\quad)+\sum d(\quad)$。

写出 Z 的最简"与-或"表达式：$Z=$

3、分别写出图 11 所示电路的逻辑表达式（无需化简）。




图 11

Z1(A,B,C)= _____。

Z2(A,B,C,D)= _____。

4、写出图 12 所示电路的次态逻辑表达式，并画出输出端波形（触发器初态为"0"）。

Q^{n+1}=_____。




图 12

5、根据图 13 所示 4 选 1 数据选择器真值表及电路图，写出 Z 的最简"与-或"表达式。

$\overline{S}$	A1	A0	W
1	X	X	0
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3




图 13


三、（10 分）设计一个组合逻辑电路。输入为 4 位二进制数，其中 0000、1111 为无关项输入，其输出为 Z。当 4 位二进制数能被 4 整除时，输出 Z 为高电平 1；否则 Z 为 0。

（1） 列出真值表；(2) 写出输出的最小项之和式；（3）写出输出的最简与—或表达式。

四、（7 分）图 14 电路中，U1 是一位二进制全减器，A 是被减数，B 是减数，J0 是借位，输出差是 D，输出借位是 J。已知被减数 1000 和减数 0101 已经保存在右移寄存器 SR1 和 SR2 中，D 触发器初态是 0，所有右移移位寄存器和触发器均是上升沿触发。试：

（1） 画出 4 个时序脉冲下 A、B、J0、D、J 的时序波形，并简要说明原因；

（2） 4 个脉冲后右移寄存器 SR3 的状态 $Q_3Q_2Q_1Q_0$ 等于什么?




五、（8 分）某时序电路如图 15 所示，试：

（1）写出各 D 触发器的驱动方程；

（2）分析并画出该时序电路的状态转换图，电路能否自启动？并说明逻辑功能；

（3）若要求用此时序电路的三个状态控制图右侧发光二极管，且要求发光二极管亮 3 秒、灭 2 秒，并按此规律反复循环。则 CP 脉冲有频率应该为多少？并给出控制发光二极管状态的逻辑输出 Z 的表达式（**不需画逻辑图**）。



六、（15 分）已知集成计数器 74HC163 的功能表如表 1 所示，进位输出 $CO = Q_3^n Q_2^n Q_1^n Q_0^n$：**（要求有必要的分析过程/解题说明）**


表 1　74HC163 的功能表

输入									触发器状态			
CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	D_3	D_2	D_1	D_0	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
↑	0	x	x	x	x	x	x	x	0	0	0	0
↑	1	0	x	x	A_3	A_2	A_1	A_0	A_3	A_2	A_1	A_0
↑	1	1	1	1	x	x	x	x	四位二进制加法计数			
↑	1	1	0	x	x	x	x	x	保持			
x	1	1	x	0	x	x	x	x	保持			

1、试用该计数器、与非门和若干异或门实现一个 6 进制减法计数器，要求状态转移图（$Q_3Q_2Q_1Q_0$）为：

0110→0101→0100→0011→0010→0001

↑————————————————————↓



2. 二—十进制优先编码器 74LS147 功能表如表 2 所示，分析图 16 中当 $\overline{I_8}$ 为 0 时的状态转换图。

表 2 二—十进制优先编码器 74LS147 功能表

输入									输出			
I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	Y_3	Y_2	Y_1	Y_0
0	X	X	X	X	X	X	X	X	0	1	1	0
1	0	X	X	X	X	X	X	X	0	1	1	1
1	1	0	X	X	X	X	X	X	1	0	0	0
1	1	1	0	X	X	X	X	X	1	0	0	1
1	1	1	1	0	X	X	X	X	1	0	1	0
1	1	1	1	1	0	X	X	X	1	0	1	1
1	1	1	1	1	1	0	X	X	1	1	0	0
1	1	1	1	1	1	1	0	X	1	1	0	1
1	1	1	1	1	1	1	1	0	1	1	1	0
1	1	1	1	1	1	1	1	1	1	1	1	1





图 16

3. 用 74HC163 设计一个 8421BCD 码的 70 进制加法计数器（片间采用同步级联方式）。



七、（17分）

如图 18 所示由 555 集成定时器组成的某功能电路图，及 555 的内部结构图。图中，$R_1 = R_3 = 10\,\mathrm{k}\Omega$，$R_2 = 20\,\mathrm{k}\Omega$，$C_1 = C_3 = 0.1\,\mu\mathrm{F}$，$C_2 = C_4 = 0.01\,\mu\mathrm{F}$，设开关 K 断开，且已达稳态。

