浙江大学 20_22_ - 20_23_ 学年 秋冬学期

2. 已知 $Z(A,B,C,D)=\overline{A}(B+\overline{C\overline{D}})+\overline{B}C$，利用反演规则，写出函数 Z 的反函数：

$\overline{Z}$=_____

3. 如图所示电路，已知 U_S=10V，L=27mH，C_1=C_2=60μF，开关在位置 1 已久。t = 0 时，开关打到位置 2。如果右侧电路中的响应为临界阻尼状态，求所需的 R=_____ Ω 。如果 R = 45Ω，电路中将会出现何种性质的响应_____（过阻尼、欠阻尼）




图 1.1






图 1.2


4. 场效应管的输出特性曲线如图 1.2 所示，该管是_____（P/N）沟道_____（增强型/耗尽型/结型）MOS 管。


5. 图 1.3 电路中，能够实现“异或”逻辑关系的是_____

（A）Z1　（B）Z2　（C）Z3　（D）Z4









6. 从 0 开始为 26 个字母进行编码，按照先大写，后小写的顺序，需要_____位二进制，若在最后添加一位奇校验位，则小写字母 k 的编码是_____

7. 8位 RAM 的具有 2048 个基本存储单元，该存储器有地址线_____根，数据线_____根

8. 判断以下说法是否正确，正确打√，错误打×

（　　）或非门组成的基本 RS 触发器中，R=S=1 是禁用组合，这是因为，当 R=S=1 时，触发器的输出会出现不定态。

（　　）若两个函数具有不同的真值表，则两个函数必然不相同

（　　）CMOS 传输门是数字逻辑门电路，只能传输数字信号

（　　）RAM 和 ROM 能够存储二进制信息，具有记忆功能，因此属于时序逻辑电路

二、（16 分）简答

1. 如图 2.1 所示电路图中 $R = 10k$

若 $C=0$，且门电路 M 为 CMOS 电路时：L = _____ ；

若 $C=1$，且门电路 M 为 TTL 电路时：L = _____ ；




图 2.1

2. 如图 2.2(a)所示电路（其中器件 M 的功能表如题图 2.2b 所示），

要求：写出 L 的逻辑表达式 L = _____ 。





图 2.2a

S	D_1	D_0	L
0	×	0	0
0	×	1	1
1	0	×	0
1	1	×	1

图 2.2b


3. 请画出 RS 触发器的状态转换图

4. 图 2.3 所示电路中，设三极管为硅管，V_{BE}=0.7V，饱和压降 V_{CES}=0.3V，稳压管稳压电压为 6.7V，R_b=1kΩ，R_c=3kΩ，R_e=2kΩ，电流放大倍数 β=100，试判断三极管的工作状态，并求该工作状态下的 I_C、V_{CE}。



三、（10 分）计算题

如图 3 所示电路，已知 $u_S(t)=15+30\sqrt{2}\sin(3000t)\text{V}$，$i_S(t)=2\sqrt{2}\sin(1000t)\text{A}$，$R_1$=$R_2$=150Ω，$L$=30mH，$L_2$=20mH，$M$=25mH，$C=\dfrac{100}{3}$ μF，求：电流 $i(t)$的有效值，功率表 W_1 读数，功率表 W_2 读数。



四、（10 分）有一个共阴极的半导体数码管（LED），共六段，分别用 P_1、P_2、P_3、P_4、P_5 和 P_6 表示，如图 4 所示。二位二进制加法计数器的初始状态为“00”，试设计一个译码电路，在 *CP* 脉冲的作用下，使数码管轮流显示四个汉字“十”、“口”、“日”、“田”（ 十口日田 ）字型。要求：列出真值表，写出 P_1、P_2、P_3、P_4、P_5、P_6 的最简与或表达式。




图 4

五、（10 分）设触发器初态均为“0”。采用图 5 所示二个 ***JK*** 触发器 F_1、F_0 设计一个符合计数状态 Q_1Q_0 ： **00 → 10 → 01 → 11→ 00** 转换的计数器，画出状态转换表，写出最简驱动方程，并根据设计结果，将图 5 电路补充完整。(规定 Q_1 为 MSB)





图 5

六、（**14 分**）已知 4 位二进制加法计数器 74HC163 的功能表如表 1 所示。


表 1：74HC163 的功能表

输入									触发器状态			
CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0
↑	0	×	×	×	×	×	×	×	0	0	0	0
↑	1	0	×	×	A_3	A_2	A_1	A_0	A_3	A_2	A_1	A_0
↑	1	1	1	1	×	×	×	×	4位二进制加计数			
↑	1	1	0	×	×	×	×	×	保持功能			
×	1	1	×	0	×	×	×	×	保持功能			


1、用该集成计数器和与非门、异或门等必要的门电路设计一个 8421BCD 码编码的 6 进制减法计数器 5→4→3→2→1→0，画出电路图。要求有简要的设计说明。



2、用该集成计数器和四位数码比较器连接而成的电路如下图所示，当 $I_3I_2I_1I_0=0110$ 时，画出状态转换图，分析 $I_3I_2I_1I_0$ 变化时该电路实现的功能。要求有简要的分析过程。



3、用两片 74HC163 设计一个 8421BCD 码编码的 80 进制加法计数器。要求片间级联接成同步级联方式。要求有简要的设计说明。



七、（14 分）由集成移位寄存器 74HC194 和低电平使能的 3/8 译码器组成的电路如图 7a 所示。移位寄存器的初始状态是“0000”，表 2 和表 3 分别是 74HC194 和 3/8 译码器的功能表，试：

1、（4 分）简要分析图中集成移位寄存器和 3/8 译码器的工作状态；

2、(10 分）分析信号 Q_3,Q_2,Q_1,Q_0,Y 跟随 CP 脉冲的变化情况，在图 7b 中画出 6 个 CP 脉冲下它们的时序波形。




表 2 74HC194 功能表

输入							输出			
CP	$\overline{MR}$	S_1	S_0	$D_{右}$	$D_{左}$	D_n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}
×	L	×	×	×	×	×	L	L	L	L
×	H	L	L	×	×	×	Q_0	Q_1	Q_2	Q_3
↑	H	H	L	×	L	×	Q_1	Q_2	Q_3	L
↑	H	H	L	×	H	×	Q_1	Q_2	Q_3	H
↑	H	L	H	L	×	×	L	Q_0	Q_1	Q_2
↑	H	L	H	H	×	×	H	Q_0	Q_1	Q_2
↑	H	H	H	×	×	D_n	D_0	D_1	D_2	D_3

表 3　3/8 译码器功能表

$\overline{E}$	A_2	A_1	A_0	$\overline{Y}_7$	$\overline{Y}_6$	$\overline{Y}_5$	$\overline{Y}_4$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
1	X	X	X	1	1	1	1	1	1	1	1
0	0	0	0	1	1	1	1	1	1	1	0
0	0	0	1	1	1	1	1	1	1	0	1
0	0	1	0	1	1	1	1	1	0	1	1
0	0	1	1	1	1	1	1	0	1	1	1
0	1	0	0	1	1	1	0	1	1	1	1
0	1	0	1	1	1	0	1	1	1	1	1
0	1	1	0	1	0	1	1	1	1	1	1
0	1	1	1	0	1	1	1	1	1	1	1




图 7b

八、（10 分）CC7555 的内部结构如图 8a 所示，图 8b 是由 CC7555 构成的逻辑电路图，已知 v_I 输入负向脉冲如图 8c 所示，K 是可控开关，当 v_C=0 时导通，当 v_C=1 时截止。按要求回答下列问题：

1、写出图 8b 电路的名称。

2、画出在一个负向脉冲输入下 v_C 和 v_O 的波形，要求时间坐标对齐。

3、已知 v_I 的负向脉冲宽度 T_{W1}=1ms，计算输出 v_O 的脉冲宽度（高电平持续时间 T_W）。

