
AULA 16 FLIP-FLOPS (FF)

Profa Letícia Rittner

Circuitos sequenciais



Dispositivos de Memória: Latch/Flip-Flop

Latch

- A entrada é monitorada continuamente e a saída muda de estado dependendo dos valores presentes na entrada = Assíncrono
- Frequentemente há um sinal de habilitação (ENABLE)
- Flip-Flop
 - A saída muda de estado apenas após a mudança de um sinal de <u>clock</u> = Síncrono


Flip-flop (FF)


- Entradas de controle (síncronas):
 - Determinam O QUE ocorrerá com as saídas
- Sinal de relógio (clock):
 - Determinam QUANDO ocorrerá
- □ FF é síncrono:
 - Sensível à borda de subida do relógio
 - Sensível à borda de descida do relógio

Relógio (clock)

Sinal de Clock

 Sequência de pulsos quadrados ou retangulares com uma certa frequência.






Tocci et al. (2011)


Circuitos Detectores de Borda


Borda de Subida

CLK CLK*



Borda de Descida







Adaptado do Prof. Leonardo Abdala

Tocci et al. (2011)


Flip-Flop D







D	CLK	Q
0	↑	0
1	1	1

Flip-Flop D




Flip-Flop D





Símbolo para flip-flop D sensível à borda de subida


Símbolo para flip-flop D sensível à borda de descida







Latch D vs Flip-Flop D

- Latch é sensível a nível
 - Armazena D quando C=1
- Flip-flop é sensível à borda
 - Armazena D quando C muda de 0 para 1 (ou 1 para 0)
- Comparando comportamento do latch e do flip-flop:




Flip-flop JK






Flip-Flop JK



Flip-flop

- Entradas de controle (síncronas):
 - Determinam O QUE ocorrerá com as saídas
- Sinal de relógio (clock):
 - Determinam QUANDO ocorrerá
- FF é síncrono:
 - Sensível à borda de subida do relógio
 - Sensível à borda de descida do relógio
- Entradas assíncronas (de sobreposição)
 - PRESET e CLEAR (ou SET e RESET direto)

Flip-Flop JK c/ PRESET e CLEAR



Temporização


FF: Tempo de setup (t_s)

 Intervalo de tempo que precede a transição ativa do sinal de clock durante o qual a entrada de controle tem de ser mantida no nível adequado

FF: Tempo de manutenção (t_h)

 Intervalo de tempo que se segue imediatamente após a transição ativa do sinal de clock durante o qual a entrada de controle tem de ser mantida no nível adequado


Tempo de Setup (Preparação) e Tempo de Hold (Manutenção)





Tempo mínimo que uma entrada de controle deve permanecer em um determinado nível antes ou após da transição do sinal de clock.


Adaptado do Prof. Leonardo Abdala

- Setup time: tempo que D precisa permanecer estável antes da borda
 - Caso contrário, valor de D não aparece no latch
- Hold time: tempo que D precisa permanecer estável após a borda
 - Caso contrário, novo valor não tem tempo de percorrer o latch e estabilizar










Leva à oscilação!

Atrasos de Propagação




Variam de alguns ns até centenas de ns!

Adaptado do Prof. Leonardo Abdala

- Frequência máxima do clock: A partir desta frequência o FF passa a não operar de forma confiável
- Tempos de transição do clock: Devem ser menores que um dado valor para que o FF funcione corretamente
 - TTL: ≤ 50 ns
 - CMOS: ≤ 200 ns

Tempos de duração dos pulsos



Tempos mínimos necessários para que o clock ou as entradas assíncornas possam produzir transições confiáveis do FF.


Adaptado do Prof. Leonardo Abdala

FF JK sensível a borda

Complete o diagrama de tempo:

- (a) Sensível à borda de subida
- (b) Sensível à borda de descida

Assuma para ambos os casos que Q é inicialmente é 0



FF JK sensível a borda c/ Preset e Clear

Complete o diagrama de tempo:

- (a) Sensível à borda de subida
- (b) Sensível à borda de descida

Assuma para ambos os casos que Q é inicialmente é 0

