
CC4301 Arquitectura de Computadores – Tarea 5 – Otoño 2020 – Profesor: Luis Mateu

En esta tarea no se trabaja con el computador. Resuélvala con papel y lápiz y entregue una foto legible de su respuesta.

Pregunta 1

Parte a.- La siguiente figura muestra un procesador y su memoria.



Conteste las siguientes preguntas:

- i. ¿De cuantos kilobytes es el chip de memoria ROM?
- ii. ¿En qué rango de direcciones se ubica la ROM?
- iii. ¿De cuantos kilobytes es cada chip de memoria SRAM?
- iv. ¿En qué rango de direcciones se ubica la SRAM?
- v. ¿Cuanta es la máxima cantidad de memoria, en kilobytes, que puede direccionar el procesador?
- vi. ¿Por qué el procesador no tiene la línea de dirección A0?
- vii. ¿Después de encenderse el procesador, qué puede decir acerca de la dirección de la primera instrucción que ejecuta este procesador?

Parte b.- Agregue a este computador 384 kilobytes de memoria usando 2 chips de memoria SRAM de 256Kx8 en las direcciones [256KB, 640KB[. Evite a toda costa que esta memoria se seleccione más arriba de los 640 KB. En su dibujo no incluya la parte dada en la figura de más arriba. Incluya solamente la memoria que está agregando y su interfaz con el bus del procesador.

Pregunta 2

Se desea agregar la instrucción LDRPC a M32 (*load relative to pc*). Esta instrucción lee una palabra de 32 bits en la memoria suministrando un desplazamiento relativo al registro PC (contador de programa). Por ejemplo:

LDRPC
$$-40$$
, R10 # R10:= M[PC + -40]

La instrucción recibe 2 parámetros. El primero es el desplazamiento (un entero de 19 bits con signo) que se debe sumar al registro PC para obtener la dirección de la palabra en memoria que se debe leer. El segundo parámetro es el registro en donde se almacenará el dato leído. La figura muestra la codificación de LDRPC en comparación con LDW, ADD y BA (load word, add y branch always). No es posible implementar LDRPC con el diseño físico actual de M32, puesto que no se puede llevar el desplazamiento de 19 bits a la ALU.

instrucción en assembler		reg. reg. reg. src. 2 dest. src. 1. o val. imm. 19 14 12 8 0				imm.	significado
LDRPC -40, R10		10	-40				R10 := M[PC + -40]
ADD R3, R5, R10		10	3	0	5		R10 := R3+R5
LDW [R3+112], R10		10	3	1	1	12	R10 := M[R3+112]
BA -500		-500					PC := PC + -500
31 23 18 13							

- **a.-** Modifique e implemente el módulo Y-SEL para que esta instrucción sea implementable. Su modificación debe ser tal que las actuales instrucciones de M32 continúen siendo implementables.
- **b.-** Indique ciclo por ciclo las transferencias entre registros y las señales de control necesarias para ejecutar LDRPC (no incluya la fase de fetch ni la fase de decodificación).

Entrega

Entregue una foto legible de su solución por medio de U-cursos. No se aceptarán tareas con atraso.