TANKS DOWN THE PROPERTY OF THE
Pode usar até um máximo de 4 respostas duplas (por cada dupla; 0 certas desconta 2/3). Se usar mais de 4 duplas, serão aceites as 4 primeiras e as restantes descinta 2/3, 1 certa descinta 2/3, 2 certa descinta 2/3, 3 certa descinta 2/3, 2 certa descinta 2/3, 3 certa descinta 2/3, 3 certa descinta 2/3, 3 certa descinta 2/3, 4 cer
conta 2/3). Se usar mais de 4 respostas duplas (por cada dupla: 0 certas desconta 2/3, 1/3 da ceração consideradas respostas erradas. 3. Durante a realização do teste não é permitida a permanência meto de la restantes serão descina 2/3, 1 cera descina 2/3, 1 cera descina 2/3, 1 cera descina 2/3, 2 cera d
3. Durante a realis erradas erradas duplas, serão aceites
desligado, de quales do teste não é possibile.
incluem-se calculadoras tel dispositivo eletrónico apermanência inste de la companio del companio de la companio de la companio del companio de la companio del la companio del la companio de la companio del la companio de la companio de la companio del la compan
Consideradas respostas entradas. 3. Durante a realização do teste não é permitida a permanência junto do aluno, mesmo que imagem e/ou comunicação). A sua deteção durante a qualquer outro dispositivo eletrónico não expressamente autorizado (nesta linta anulação do mesmo.
desligado, de qualquer dispositivo eletrónico não expressamente autorizado (nesta lista anulação do mesmo. A sua deteção durante a realização do exame implica a insedia.
imagem e/ou comunicação). A sua deteção durante a realização do exame implica a imediata
I. O model . Grupo 1
b. o sub.
a. a funcionalidade do periférico específica: b. o sub-conjunto de instruções assembly do CPU suportadas por esse periférico sensores e atuadores de programação de um periférico específica: 15 15 15 15 15 15 15 15 15 1
sensores e atricos usados na ligação do profesor esse periférios
c. os sinais elétricos usados na ligação do periférico a dispositivos externos, tais como usado 2. Na associa de instruções assembly do CPU suportadas por esse periférico di dispositivos externos, tais como usado 2. Na associa de instruções assembly do CPU suportadas por esse periférico di dispositivos externos, tais como usado 2. Na associa de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções assembly do CPU suportadas por esse periférico de instruções de instruções assembly do CPU suportadas por esse periférico de instruções de instruções assembly do CPU suportadas por esse periférico de instruções de instruções de instruções assembly do CPU suportadas por esse periférico de instruções de instruccion de instruções de instruccion de instruções de instruccion de instruções de instruccion de instr
usado usado las ferramentas de desenvolvimento
miento com as quais o periférico pode ser
and and interpretation of the second
a. identificar, na memória externa/periférico, a origem/destino dos dados c. transferir do d.
especificar o tipo de periode de periode de la constante de la
STATISTICIAL CHICAGO ANTAS
d. transferir o código más a caterna/periféricos e os registos do CDU
maquina das instruções para o program counter
Quando é usada a técnico de
Quando é usada a técnica de entrada/saída de dados por interrupção:
a. o periférico faz um pedido de interrupção ao CPU após a conclusão da transferência de
b. o periférico faz um podida de la
b. o periférico faz um pedido de interrupção ao CPU quando estiver pronto para transferir os
C. O. CPU intermediate in the part transient of
c. o CPU interrompe a execução do programa para configurar o controlador de DMA que fará a transferência
d a DMA 16
 d. o DMA verifica através de um ciclo de polling se o periférico está pronto para transferir os dados e quando tal se verifica gera um pedido de interrupção ao CPU
se verifica gera um pedido de interrupção ao CPU
diagrama temporal da figura do lado representa um ciclo de: Address Valid
leitura de um dispositivo maneado no conoce de I
escrita num dispositivo mapeado no espaço de endereçamento de memória X 10/M\ escrita num dispositivo mapeado no espaço de endereçamento de I/O
asserita num dispositivo mapeado no espaço de endereçamento de I/O
escrita num dispositivo mapeado no espaço de endereçamento de memória WR\
leitura de um dispositivo mapeado no espaço de endereçamento de I/O RD\
overhead da transferência de informação por interrupção é devido, no Data
Terricad da transferencia de informação por merrupção e devido, no
encial, a:
etorno ao programa interrompido
alto para a rotina de serviço à interrupção
Ivaguarda e reposição do contexto do programa interrompido, i.e., registos internos do CPU
nfiguração do controlador de interrupções

nanização do sistema de interrupções designada por "interrupções vetorizadas", o proceso designada por "interrupções vetorizadas". periferico gerador da interropção: a por hardware através da leitura do valor presente no barramento de endereços uma vez que quando o perife-b. por software ativa a linha de interrupção coloca simultaneamente nesse barramento o seu vetor


periféricos do sistema

b. por software, antes de chamar a rotina de serviço à interrupção lendo o registo de estado de coloca coloca coloca simultaneamente nesse barramento o seu vetor

periféricos do sistema c. por software na rotina de serviço à interrupção lendo o registo de estado de serviço à interrupção lendo o registo de estado de serviço a interrupção lendo o registo de estado de cada um dos periféricos do coloca o vetor no barrano. d. por hardware na rotina de serviço à interrupção lendo o registo de estado de cada um des periféricos do vetor no barramento de dados Numa transferência por DMA, em modo bloco, quando o controlador de DMA pretende dar início a uma transferência:

a. ativa o sinal de dados vetor no barramento de dados a. ativa o sinal busreq, iniciando a transferência logo que reconheça a ativação do sinal busreq. iniciando a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativação do sinal busrequida a transferência logo que reconheça a ativaçõe do sinal busrequida a transferência logo que reconheça a ativaçõe do sinal busrequida a transferência logo que b. ativa o sinal busreq, iniciando a transferência logo que reconheça a ativação do sinal hus godes.
 c. gera uma interrupção ciralidades de ciclos de relógio, e inicia de seguida a transferência de dados. d. sinaliza o CPU, através da linha busreq, que vai dar início à transferência e inicia-a de imediato. O sinal busgrant é utilizado pelo CPU para sucrest. Considere um timer em que a relação entre as frequências de entrada e de saída é dada por (k+1) em que k é uma constante configurável. Se a fraguência constante configurável. Se a frequência de entrada do timer for 20MHz e se se pretender obter à saída um sinal con um período de 2ms, o valor de la decentrada do timer for 20MHz e se se pretender obter a saída um sinal con um período de 2ms, o valor de la decentrada do timer for 20MHz e se se pretender obter a saída um sinal con um período de 2ms, o valor de la decentrada do timer for 20MHz e se se pretender obter a saída um sinal con um período de 2ms, o valor de la decentrada de constante configurável. um periodo de 2ms, o valor de k deve ser: a. $k = 10 \times 10^9$ b. k = 1999c. k = 39999d. k = 9999 Valid Data XXXX Valid Address XXXXXX A figura do lado corresponde ao diagrama temporal de: Na uma operação de escrita numa transferência sincrona com dados e endereços multiplexados numa configuração micro-ciclo b. uma operação de escrita numa transferência sincrona com dados e endereços não multiplexados STB1

itura de Computadores II



STB2

- 10. Na interface RS-232 uma das fontes de erro do instante de amostragem dos vários bits no recetor é o "erro de contra de con Esse erro diminui:
 - a. com o aumento do número de stop bits

numa configuração merged

e. uma operação de leitura numa transferência

- b. com a diminuição do tamanho da trama
- c. com a diminuição do fator de sobreamostragem
- d. com o aumento do fator de sobreamostragem

11. No barramento SPI:

- a. só é possível transmitir dados entre dois dispositivos em modo half duplex
- b. o slave e o master utilizam relógios independentes para sincronizar as transferências de informação 🍾 as transferências de informação são sincronizadas pelo relógio do master
 - d. o master usa o relógio do slave para sincronizar as transferências de informação

- 12. Na interface 12C o endereçamento/seleção dos dispositivos é realizado através a um significado en contra de la constante d

 - a. um sinal específico ativado pelo dispositivo que comanda a transferência b. informe específico ativado pelo dispositivo que comanda a transferência
- b. informação transmitida na linha de relógio pelo dispositivo que comanda a transferência. C. um barramento de endereços de 7 bits a partir do qual cada dispositivo de sendifica o seu próprio endereço d. informento. d. informação transmitida na linha de dados pelo dispositivo que comanda a transferência
- 13. A interface I2C é caracterizada fisicamente por apresentar. a. uma linha de relógio e duas linhas de dados (uma para transmitir e outra para receber).
 - b. uma linha de relógio, uma linha de seleção e uma linha de dados

 - d. uma linha de relógio, uma linha de seleção e duas linhas de dados (uma para transmitir e outra para receber)
 - No protocolo USB para transferir grandes quantidades de dados com garantia de entrega são usadas;
 - a. transferências de controlo
 - b. transferências "bulk"
 - ★ c. transferências isócronas
 - d. transferências de interrupção
 - A topologia das ligações físicas, no protocolo USB, é:
 - a, um anel com um máximo de 7 dispositivos
 - b. uma estrela com um máximo de 7 dispositivos
 - c. uma árvore com um máximo de 127 niveis
 - ✓ d. uma árvore com um máximo de 7 níveis
- 16. No barramento CAN, cada trama de dados contém:
 - a. a identificação do nó produtor da informação
 - → b. a identificação do nó destino da informação
- ★ c. a identificação do conteúdo da informação
 - d. a identificação dos dois nós: o produtor e o destino da informação
- 17. No barramento CAN a codificação das tramas de dados utiliza a técnica de "bit stuffing". Essa técnica co
- a. por cada 5 bits iguais é inserido um de polaridade oposta
 - b. por cada bit enviado é inserido um de polaridade oposta
 - c. por cada 5 bits diferentes é inserido um a '0'
 - d. por cada 5 bits iguais é inserido um a 'l'
- 18. Numa memória estática SRAM:
 - a. as células necessitam de refrescamento regular
 - b. cada célula de 1 bit é implementada com um mínimo de 6 transistores
 - c. o tempo de acesso aumenta com o valor do endereço
 - d. existe um único barramento para dados e endereços de modo a diminuir o número de pinos do C
- 19. Numa memória dinâmica DRAM de 256Mx1, implementada com uma matriz quadrada, o núm barramento de endereços é
 - a. 8
 - b. 1
- Xd. 14

- O número de comparadores necessário para a implementação de uma cache de mapeamento direto de 16 km, s
 de 04 h force.
 - de od fores e 256 linhas é
 - b. 1
 - 0. 16.
 - d. 64
- A ... "write-back" para indicar que a informação armazenada no respetivo bloco foi alterada
- b. "write-back" para indicar que a informação afritade está a ser usado
- e. "write-through" para indicar que o respetivo otoco não esta a ser de su de la librar de la memoria principal de "write-through" para indicar que a informação armazenada no respetivo bloco foi alterada na memoria principal de "write-through" para indicar que a informação armazenada no respetivo bloco foi alterada na memoria principal d. "write-through" para indicar que o respetivo bloco não está a ser usado
- 22. Na técnica normalmente designada por "memória virtual" o número de entradas da page table é;
 - a. igual ao número de entradas da memória TLB
 - b. igual ao número máximo de páginas físicas
 - c. igual ao número de páginas de memória física usadas pelo processo em execução
- igual ao número máximo de páginas virtuais
 - 23. O valid bit de uma entrada da page table, quando ativo, indica que:
 - a. a respetiva página foi acedida recentemente
 - b. a respetiva página está residente em memória fisica
 - c. a informação da respetiva página foi alterada
 - d. a respetiva página está residente em disco
- 24. A tradução de endereços virtuais em endereços físicos consiste:
 - a. na tradução do physical page number no virtual page number e sua concatenação com o page offset do endereço produzido pelo CPU
 - b. na tradução do virtual page offset no physical page offset e sua concatenação com o virtual page number de endereço produzido pelo CPU
- C. na tradução do virtual page number no physical page number e sua concatenação com o page offset do endereç produzido pelo CPU
 - d. na tradução do physical page offset no virtual page offset e sua concatenação com o virtual page number endereço produzido pelo CPU
- Num sistema que suporte memória virtual e cache qual das seguintes situações pode ocorrer num acesso à memória
 - a. TLB miss, page table miss, cache hit
 - b. TLB miss, page table hit, cache miss
 - c. TLB hit, page table miss, cache miss
- d. TLB hit, page table miss, cache hit

Grupo II


O sinal de seleção "Sel" (ativo alto) de um porto mapeado na gama de endereços 0x0000...0x03FF d processador com um espaço de endereçamento de 16 bits pode ser obtido através da expressão:

$$Sel = \prod_{i=10}^{15} A_i \setminus$$

b.
$$Sel = \prod_{j=0}^{9} A_j$$

c.
$$Sel = \prod_{i=0}^{9} A_i \setminus$$

d.
$$Sel = \prod_{i=1}^{15} A_i$$



b. 30 6. 31 d. 32 33. Num acesso à memória, o CPU produz o endereço 0x0000403C. O endereço físico em que é traduzido é.

a. 0x0600403C
b. 0x000

- - b. 0x0010503C
 - C. 0xA87E003C
 - d. 0x0320703C
- 34. O processo em execução pode aceder ao endereço virtual 0x00004014 para:
- - b. leitura e execução
 - c. spenas leitura
 - d. leitura e escrita
- 35. No caso de ser necessário substituir a página física que contém o endereço 0x00003A38 por uma nova pá haverá necessidade de a salvaguardar previamente?
 - a. sim, porque a respetiva dirty flag está ativa
 - b. sim, porque a respetiva write flag está ativa
 - c. não, porque a respetiva dirty flag não está ativa
 - d. não, porque a respetiva write flag não está ativa

Questão extra:

Considere um contador de 4 bits em que a frequência de relógio é 1 MHz. Calcule a frequência dos sinais uma das 4 saídas do contador.

- 1. (a)
- 2. (c)
- 3. (b)
- 4. (a) 5. (d)
- 6. (a)
- 7. (a)
- 8. (c)
- 9. (a)
- 10. (c)
- 11. (c)
- 12. (c)
- 13. (c)
- 14. (b)
- 15. (d)
- 16. (a)
- 17. (a)