

E1212 - TÉCNICAS DIGITALES




TRABAJO PRÁCTICO № 1

Álgebra de Boole | Diagrama de Karnaugh | Circuitos Combinatorios

Ejercicio 1

Hallar la expresión lógica que representa el funcionamiento de los siguientes circuitos.



Ejercicio 2

Dadas las siguientes funciones lógicas, expresarlas en la primera forma canónica y realizar la tabla de verdad de cada una de ellas.

(a)
$$F = CA + B + \bar{A}$$

(c)
$$H = A + B + C + \overline{D}$$

(b)
$$G = A\overline{C} + C\overline{D} + \overline{A} + ACD$$

(d)
$$H = AB + BC + C\overline{D}$$

Ejercicio 3

1. Representar las siguientes funciones lógicas en un diagrama esquemático con las compuertas indicadas.


(a)
$$R = \overline{\overline{A + B} + \overline{\overline{C} + A}}$$

Sólo con compuertas NAND

(b)
$$G = A\overline{C} + C\overline{D} + \overline{A} + ACD$$

Sólo con compuertas NOR

2. Dados los siguientes circuitos, expresar las funciones lógicas que representan e implementarlas sólo con compuertas NAND y NOR.



3. Si en los circuitos (c) y (d) el retardo intrínseco de los negadores es de 1ns, el de las compuertas AND y OR de 3ns, el de las NAND y NOR de 4ns y el de XOR y XNOR de 5ns:

- ¿Cuáles son las señales de entrada que determinan el camino crítico de cada circuito?
- ¿Cuánto vale el retardo de dichos caminos?
- Realizar un diagrama de tiempos para el circuito (c) considerando los retardos intrínsecos. ¿Qué se puede concluir de la forma de onda resultante?

Ejercicio 4

- 1. Simplificar las siguientes funciones lógicas utilizando Diagramas de Karnaugh.
- 2. Utilizando el editor de esquemáticos de Quartus II, implementar utilizando compuertas estándar algunas de las funciones antes y después de simplificarlas en el mismo esquemático. Simule ambas implementaciones utilizando Modelsim y compare los resultados.

(a)
$$F = \sum_{A,B,C,D} m(1,5,8,10,11,12,14,15)$$

 (d) $I = \sum_{A,B,C,D} m(3,6,9,10,12,15)$
 (b) $G = ABCD + \bar{A}CD + BD + \bar{D}$
 (e) $J = \sum_{W,X,Y,Z} m(0,3,5,6,9,12)$

(c)
$$H = \sum_{W,X,Y,Z} m(4,5,7,12,14,15) + d(0,3,8,10)$$
 (f) $K = \sum_{R,S,T,U,V} m(0,2,7,8,12,16,18,23,24,25,26,27,28) + d(1,4,9,10,20)$

Ejercicio 5

Diseñar un comparador de dos números binarios sin signo A (A1 A0) y B (B1 B0) con tres salidas que permitan detectar si A > B, A < B o A = B, según se muestra en la siguiente figura.



- 1. Realizar la tabla de verdad para cada una de las salidas.
- 2. Simplificar las funciones lógicas de forma tal de utilizar la menor cantidad posible de compuertas lógicas.

Ejercicio 6


En la siguiente figura se muestra un multiplicador binario de dos bits sin signo.



- 1. Realizar la tabla de verdad de las salidas del multiplicador.
- 2. Obtener las funciones lógicas y simplificarlas.
- 3. Realizar el diagrama esquemático del sistema completo utilizando la menor cantidad posible de compuertas lógicas.

Ejercicio 7

Un sistema digital tipo "caja negra" posee 4 entradas (A, B, C, D) y dos salidas (F y G). Con el objetivo de relevar el comportamiento del sistema se ingresaron diferentes valores en las entradas y se midieron las salidas obteniendo los resultados que se muestran a continuación.



En base a la información obtenida:

- 1. Determinar las funciones lógicas que caracterizan al sistema.
- 2. Optimizar el sistema para utilizar la menor cantidad de compuertas lógicas posibles.
- 3. Realizar el diagrama esquemático del sistema optimizado.
- 4. Simular los resultados utilizando Quartus II y Modelsim y compárelos con el diagrama de tiempos anterior.

Ejercicio 8

Utilizando Quartus II y Modelsim simular el sistema digital que responde a las siguientes funciones lógicas (ambas pertenecen al mismo sistema) realizando las optimizaciones que considere convenientes de forma de reducir al mínimo posible la utilización de compuertas.

$$H = \overline{V}\overline{Y}\overline{S}Q + \overline{S}Y\overline{V}\overline{Q} + \overline{S} + \overline{Q}(V \oplus Y) + \overline{V}(SQ\overline{Y} + Q\overline{Y}\overline{S}) + \overline{\overline{V}} + \overline{S}$$

$$K = Q\left(\overline{\overline{S}V}\overline{\overline{S}V}\right) + S(\overline{\overline{Y}V}\overline{VY})$$

Ejercicio 9

En base a la hoja de datos del multiplexor 74HC/HCT151.

- 1. Dada una función lógica, ¿cuál es el máximo número de variables que puede tener para poder implementarla con el multiplexor?
- 2. ¿Cuál es la variación más rápida que pueden tener las señales de entrada si el multiplexor se opera a una temperatura ambiente de 30º y una tensión de alimentación VCC=6V?
- 3. Implementar con él las siguientes funciones lógicas indicando las conexiones de cada pin del circuito integrado en cada uno de los casos.

(a)
$$F = A\overline{B} + \overline{A}BX + AB\overline{X}$$
 (c) $O = \overline{A} + \overline{B} \oplus \overline{C} + A\overline{C} \overline{\overline{B}D} (B \oplus E)$

(b)
$$M = S_0 S_1 S_2 S_3 + \overline{S_0} (S_1 + \overline{S_1} \overline{S_3})$$
 (d) $Z = C(\overline{A}B + \overline{A}BE) + \overline{D + \overline{ABC} + \overline{ABC}}$

4. Utilizando el editor de esquemáticos de Quartus II implementar algunas de las funciones lógicas anteriores utilizando compuertas lógicas estándar y, simultáneamente, con un multiplexor de

3

similares características al mencionado. Simular ambas implementaciones con Modelsim y comparar los resultados.

Ejercicio 10

Analizar si las siguientes funciones lógicas pueden implementarse utilizando sólo 2 multiplexores 4:1.

(a)
$$Q = \bar{A}\bar{B}\bar{C}\bar{D} + BC\bar{D} + ACD + B\bar{C}D$$

(c)
$$T = AC\overline{D} + \overline{A}D + \overline{C}\overline{D}$$

(b)
$$M = \overline{A} + \overline{B} \overline{C} + \overline{D} + AC(\overline{D} + BD)$$

(d)
$$W = (AC \oplus \overline{D})$$

Ejercicio 11


- 1. Diseñar un barrel shifter de 4 bits configurable que permita rotar a izquierda o derecha según el siguiente esquema, donde C₀ y C₁ determinan el módulo del desplazamiento y D la dirección del mismo. Realizar la tabla de verdad y el diagrama esquemático.
- 2. En base al diseño anterior utilizar el circuito integrado **74HC/HCT151** para implementarlo.
- 3. Proponer otra implementación utilizando sólo multiplexores 4:1.

C ₁	Co	D	Dirección	Módulo
0	0	0	ı	0
0	1	0	\rightarrow	1
1	0	0	\rightarrow	2
1	1	0	\rightarrow	3
0	0	1	-	0
0	1	1	←	1
1	0	1	←	2
1	1	1	\leftarrow	3

Ejercicio 12

Dados los siguientes circuitos digitales:

- 1. Deducir las funciones lógicas que caracterizan su funcionamiento.
- 2. Simplificar las funciones obtenidas utilizando el método más conveniente.
- 3. Simular en Modelsim el circuito (a) y comparar los resultados con la función optimizada.



Ejercicio 13

Dados los siguientes circuitos:

1. Deducir la función lógica que caracteriza su funcionamiento.

- 2. Simplificar las funciones obtenidas utilizando el método más conveniente.
- 3. Considerando los siguientes retardos calcular el camino crítico para el circuito especificado y para la simplificación obtenida considerando una implementación que utilice sólo compuerta de dos entradas.

Mux: 5nsCompuertas: 3nsDemux: 6nsNegadores: 1ns

