## Practico Diseño Sistemas Digitales Ingeniería Telecomunicaciones


Docentes:

Eduardo Velazquez
Gisela Giménez



## Facultad de Ciencia y Tecnología Parte 3 Año 2023

Realizar descripción en VHDL para el siguiente esquema que representa un sistema microprocesado embebido, en forma simplificada:



En el cual se cuenta con los siguientes registros de 8 bits.

- Op1
- Op2
- Resultado
- Status
- Salida
- PC (contador de programa)
- RI (registro de instrucción)
- Data (Registro de datos)

Memoria RAM de 64 celdas y 8 bits por celda.

ALU de 8 bits. Con 7 operaciones (suma, resta AND, OR, SHL, SHR, NOT), con salida de resultado y registro de status con banderas resultantes de la operación realizada (Cy, OV, Z).

Todos estos elementos (registros, memoria ROM y ALU) deben ser implementados como componentes.

Realizar una unidad de control del sistema microcontrolado que controle los componentes utilizados, es decir, de la unidad de control salen a todos los componentes las señales de enable y wr para poder coordinar los elementos.

Todos los elementos están sincronizados por un clock general.

La unidad de control tiene un registro de instrucción, que recibe la instrucción leída de la memoria RAM.

El ciclo de instrucción es el siguiente.

- Leer instrucción y cargarla en RI.
- Decodificar la instrucción presente en RI
- Ejecutar instrucción
- Incrementar PC+1

Las instrucciones que puede ejecutar la unidad de control son las siguientes.

Código Instrucción								Descripción
0	0	0	0	1	0	0	0	Cargar operador1 (leer el operador X que se
X	X	X	X	X	X	X	X	encuentre en memoria, cargarlo en Data y
								luego pasarlo a Op1)
0	0	0	1	0	0	0	0	Cargar operador2 (leer el operador Y que se
Υ	Υ	Υ	Υ	Υ	Υ	Υ	Υ	encuentre en memoria, cargarlo en Data y
								luego pasarlo a Op1)
0	0	1	0	0	-	-	-	Sumar operador1 y operador2
0	0	1	1	0	-	-	-	Restar operador1 y operador2
0	0	1	0	1	-	-	-	AND operador1 y operador2
0	0	1	1	1	-	-	-	OR operador1 y operador2
0	1	0	0	0	-	-	-	SHL desplazamiento lógico a la izquierda de
								operador1
0	1	0	0	1	-	-	-	SHR desplazamiento lógico a la derecha de
								operador1
0	1	0	1	0	-	-	-	NOT negación de operador 1
0	1	0	1	1	-	-	-	leer el registro resultado, cargarlo en Data y
								luego pasarlo a Op1
0	1	1	0	0	-	-	-	Sacar resultado por la salida
0	1	1	0	1	-	-	-	Sacar status por la salida
0	1	1	1	0	-	-	-	leer el Data_In, cargarlo en Data y luego
								pasarlo a Op1
0	1	1	1	1	-	-	-	leer el Data_In, cargarlo en Data y luego
								pasarlo a Op2
1	0	Α	Α	Α	Α	Α	Α	Colocar PC en valor AAAAAA

Realizar un programa (escribir en RAM) que permita realizar todas las operaciones.

La estrada de todo el diagrama Data\_In (8 bits), control(3 bits) y la salida es el vector de 8 bits salida.

La señal de control está compuesta por las señales de clock (1 bit), load (1 bit) y reset (1 bit).

Cuando reset está en cero el PC se coloca a cero.

Cuando Load está en cero, se ejecuta el programa en forma normal.

Cuando Load está en uno, por cada clock de reloj se carga un valor en la memoria por la entrada Data\_in.

Realizar un testbench que permita probar este microcontrolador embebido, por medio de un programa que utilice todas las instrucciones.