

## Practico Diseño de Sistemas Digitales Parte 3

Alumnos: Chamorro, Juan – Valori, Tomás

Facultad de Ciencia y Tecnología, Universidad Autónoma de Entre Ríos


Asignatura: Diseño de Sistemas Digitales

Profesor: Eduardo Velazquez, Gisela Giménez

Fecha de vencimiento:



La misión del trabajo fue realizar, en descripción VHDL, un sistema microprocesado embebido de la siguiente manera:



En el cual se pedían los siguientes registros de 8 bits: Op1 – Op2 – Resultado – Status – Salida - PC (contador de programa) – RI (registro de instrucción) – Data (registro de datos) – Memoria RAM de 64 celdas y 8 bits por celda – ALU de 8 bits con 7 operaciones (suma, resta AND, OR, SHL, SHR, NOT), con salida de resultado y registro de status con banderas resultantes de la operación realizada (Cy, OV, Z).

Dichos elementos deberían ser implementados como componentes al sistema general.

El ciclo de instrucción era de la siguiente manera:

- Leer instrucción y cargarla en RI.
- Decodificar la instrucción presente en RI.
- Ejecutar instrucción.
- Incrementar PC + 1.

Se piden 15 instrucciones específicas que veremos punto por punto en la realización del proyecto.



La señal de control está compuesta por las señales de clock (1 bit), load (1 bit) y reset (1 bit).

Cuando reset está en cero el PC se coloca a cero.

Cuando Load está en cero, se ejecuta el programa en forma normal.

Cuando Load está en uno, por cada clock de reloj se carga un valor en la memoria por la entrada Data\_in.

Por último, para corroborar que todo funciona como corresponde, se pide realizar un testbench, por medio de un programa que utilice todas las instrucciones.

#### REALIZACION DEL PROYECTO

```
library IEEE;
use IEEE.std_logic_ll64.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
```

\*Estas fueron las librerías que utilizamos.

A partir de ahora veremos la arquitectura del programa, cabe aclarar que dicho programa fue realizado con una máquina de estado de la forma que vimos en clases, con sus respectivas "Lógica de Estado" y "Lógica de salida".

```
15 Etype estado is(inicio, activar leer po, activar eso po, cambiar po, reset po, espera, escribir ram, activar leer ram, activar eso ram, leer ram,

16 mostrar salida, activar leer ri, activar eso ri, leer ri, escribir ri, activar leer opl, activar eso cata, activar leer data, escribir data, etyrar leer opl, activar eso opl, escribir opl, leer opl, incrementar po,

18 activar carga alu, activar eso resultado, activar leer pozu, activar eso opl, escribir opl, leer opl, incrementar po,

19 activar eso carga alu, activar eso resultado, activar leer pesultado, escribir resultado, leer resultado,

20 activar eso salida, activar leer salida, escribir salida, leer salida, desactivar salida);
```

<sup>\*</sup>Entidad con sus respectivas entradas y salidas como fueron pedidas.

<sup>\*</sup>Estados utilizados.

<sup>\*</sup>Alias utilizados para la separación de la señal de control.



```
Component alu is
    42
        port (
43
            clk: in std logic:='0';
            carry, ov, zeta: out std logic:='0';
44
            opl: in std logic vector (7 downto 0):="000000000";
45
            op2: in std_logic_vector(7 downto 0):="000000000";
46
47
            cod op: in std logic vector(2 downto 0):="000";
48
            resultado: out std logic vector(7 downto 0):="000000000");
49
     end component alu;
50
    Ecomponent registro8b is
51
         port (
    52
            clk,en,wr: in std logic:='0';
53
            data in: in std logic vector (7 downto 0):="000000000";
            data_out: out std_logic_vector(7 downto 0):="000000000");
54
     end component registro8b;
55
56
    component memoria8b is
57
         port (
            clk,en,wr: in std logic:='0';
58
            data in: in std logic vector (7 downto 0):="000000000";
59
            data out: out std logic vector(7 downto 0):="000000000";
60
61
            directiones: in std logic vector (7 downto 0));
      end component memoria8b;
```

#### A continuación comienza el funcionamiento del programa en sí:

```
modulo_alu: alu port map(clk=>clk,
                         resultado=>in_resultado,
 68
                         opl=>out_opl, op2=>out_op2,
 69
                         cod_op=>codigo_operacion_alu,
 70
                         carry=>carry alu, ov=>ov alu, zeta=>zeta alu);
 71
 72
     __r_operadorl: registro8b port map (clk=>clk, en=>en_opl, wr=>wr_opl,
 73
                                   data in=>in opl,
 74
                                   data out=>out op1);
 75
 76
     r_operador2: registro8b port map (clk=>clk, en=>en_op2, wr=>wr_op2,
                                   data_in=>in_op2,
 77
 78
                                  data out=>out op2);
 80
     == r_resultado: registro8b port map (clk=>clk, en=>en_resultado, wr=>wr_resultado,
 81
                                   data in=>in resultado,
                                  data out=>out resultado);
 82
 83
     r_status: registro8b port map (clk=>clk, en=>en_status, wr=>wr_status,
 84
                                  data_in=>in_status,
 85
                                  data_out=>out_status);
 86
 87
 88
     =r ri: registro8b port map (clk=>clk, en=>en ri, wr=>wr ri,
 89
                                   data_in=>in_ri,
 90
                                  data out=>out ri);
 91
 92
     _ r_data: registro8b port map (clk=>clk, en=>en_data, wr=>wr_data,
 93
                                   data_in=>in_data,
 94
                                   data_out=>out_data);
 95
 96
     ☐r pc: registro8b port map (clk=>clk, en=>en pc, wr=>wr pc,
 97
                                   data in=>in pc,
 98
                                   data_out=>out_pc);
100
     □ r_salida: registro8b port map (clk=>clk, en=>en_salida, wr=>wr_salida,
                                   data in=>in salida,
101
102
                                   data out=>out salida);
103
104
     ram: memoria8b port map (clk=>clk, direcciones=>posicion ram, en=>en ram, wr=>wr ram,
105
                                   data in=>in ram,
                                   data out=>out ram);
```

\*Unión entre entradas y salidas de los componentes con las respectivas señales de nuestro programa general.

<sup>\*</sup>Implementación de los programas (alu, registro8b y memoria8b) como componentes.



```
108
     □logicaEstado: process (clk)
109
     begin
110
     if clk'event and clk='1' then
111
     if reset='0' then
                estadoSiguiente<=reset_pc;
112
113
     case estadoActual is
114
     115
                   when reset_pc=>estadoSiguiente<=inicio;
                   when inicio=>estadoSiguiente<=espera;
116
117
                  when espera=>estadoSiguiente<=activar_leer_pc;
118
                  when activar leer pc=>
                     if load='l' then
119
     120
                         estadoSiguiente<=escribir ram;
121
                     elsif load='0' then
     122
                         estadoSiguiente<=activar_leer_ram;
123
     else
124
                         estadoSiguiente<=reset pc;
125
                      end if:
126
                   when activar leer ram=>estadoSiguiente<=leer ram;
127
                   when escribir ram=>estadoSiguiente<=incrementar pc;
128
                   when leer ram=>estadoSiguiente<=activar esc ri;
129
                   when activar esc ri=>estadoSiguiente<=activar leer ri;
130
                   when activar leer ri=>estadoSiguiente<=leer ri;
131
                   when leer_ri=>estadoSiguiente<=incrementar_pc;
```

# A continuación, veremos las instrucciones pedidas, luego de eso, como fueron implementadas en la lógica de estado para su utilización.

Código Instrucción								Descripción
0	0	0	0	1	0	0	0	Cargar operador1 (leer el operador X que se
X	X	X	X	X	X	X	X	encuentre en memoria, cargarlo en Data y
								luego pasarlo a Op1)
0	0	0	1	0	0	0	0	Cargar operador2 (leer el operador Y que se
Y	Υ	Υ	Υ	Υ	Υ	Υ	Υ	encuentre en memoria, cargarlo en Data y
								luego pasarlo a Op1)
0	0	1	0	0	-	-	-	Sumar operador1 y operador2
0	0	1	1	0	-	-	-	Restar operador1 y operador2
0	0	1	0	1	-	-	-	AND operador1 y operador2
0	0	1	1	1	-	-	-	OR operador1 y operador2
0	1	0	0	0	-	-	-	SHL desplazamiento lógico a la izquierda de
								operador1
0	1	0	0	1	-	-	-	SHR desplazamiento lógico a la derecha de
								operador1
0	1	0	1	0	-	-	-	NOT negación de operador 1
0	1	0	1	1	-	-	-	leer el registro resultado, cargarlo en Data y
								luego pasarlo a Op1
0	1	1	0	0	-	-	-	Sacar resultado por la salida
0	1	1	0	1	-	-	-	Sacar status por la salida
0	1	1	1	0	-	-	-	leer el Data_In, cargarlo en Data y luego
								pasarlo a Op1
0	1	1	1	1	-	-	-	leer el Data_In, cargarlo en Data y luego
								pasarlo a Op2
1	0	Α	Α	Α	Α	Α	Α	Colocar PC en valor AAAAAA

<sup>\*</sup>Comienzo de la lógica de estado, con las instrucciones básicas para el funcionamiento general del programa, como la utilización del control (clk, load, reset) además de la utilización básica de los componentes "memoria8b" y "registro8b).



```
133
          when incrementar pc=>
134
              case out ri is
                 when "00001000"=>
135
136
                    estadoSiguiente<=activar esc data;
                    op a cargar<='0';
137
138
                    donde leer<="00";
* Instrucción 1.
                  when "00010000"=>
140
                     estadoSiguiente<=activar esc data;
141
                     op_a_cargar<='1';
142
                     donde leer<="00";
* Instrucción 2.
                 when "00100000"=>
144
                    estadoSiguiente<=activar carga alu;
145
                    codigo operacion alu<="000";
* Instrucción 3. (podemos observar la utilización del componente "alu").
                 when "00110000"=>
147
                     estadoSiguiente<=activar carga alu;
                     codigo operacion alu<="001";
148
* Instrucción 4.
                  when "00101000"=>
149
150
                     estadoSiguiente<=activar carga alu;
151
                     codigo operacion alu<="011";
* Instrucción 5.
                  when "00111000"=>
153
                     estadoSiguiente<=activar_carga_alu;
154
                     codigo operacion alu<="010";
*Instrucción 6.
                 when "01000000"=>
                    estadoSiguiente<=activar_carga_alu;
156
157
                    codigo operacion alu<="100";
* Instrucción 7.
                 when "01001000"=>
158
                    estadoSiguiente<=activar_carga_alu;
159
160
                    codigo operacion alu<="101";
*Instrucción 8.
                  when "01010000"=>
161
 162
                     estadoSiguiente<=activar carga alu;
163
                     codigo operacion alu<="110";
*Instrucción 9.
164
                  when "01011000"=>
 165
                     estadoSiguiente<=activar esc data;
166
                     donde leer<="01";
167
                     op a cargar<='0';
*Instrucción 10.
                  when "01100000"=>
168
 169
                     estadoSiguiente<=activar_esc_salida;
 170
                     mostrar<='0';
*Instrucción 11.
 171
                  when "01101000"=>
                     estadoSiguiente<=activar_esc_salida;
 172
 173
                     mostrar<='1';
*Instrucción 12.
```



```
when "01110000"=>
175
176
                           estadoSiguiente<=activar_esc_data;
                           donde_leer<="10";
177
178
                           op a cargar<='0';
*Instrucción 13.
 179
                       when "01111000"=>
 180
                           estadoSiguiente<=activar esc data;
 181
                           donde leer<="10";
 182
                           op a cargar<='1';
*Instrucción 14.
184
                       when others=>
185
                           if out_ri>="10000000" then
        186
        if out ri>="110000000" then
187
                                   estadoSiguiente<=espera;
188
        else
189
                                   estadosiguiente<=activar esc pc;
190
                                   pc nuevo<=out ri (5 downto 0);
191
                               end if;
192
        else
193
                               estadoSiguiente<=espera;
194
                           end if;
                   end case;
195
*Instrucción 15.
                   when activar_esc_pc=>estadoSiguiente<=cambiar_pc;
 198
                   when cambiar_pc=>estadoSiguiente<=activar_leer_pc;
 199
                   when activar_esc_data=>estadoSiguiente<=escribir_data;
 200
                   when escribir_data=>estadoSiguiente<=activar_leer_data;</pre>
                   when activar_leer_data=>
 201
                      if op_a_cargar='0' then
 202
 203
                         estadoSiguiente<=activar_esc_opl;
      占
 204
                      else
 205
                        estadoSiguiente<=activar esc op2;
 206
                      end if;
                   when activar_esc_opl=>estadoSiguiente<=escribir_opl;
 208
                   when activar_esc_op2=>estadoSiguiente<=escribir_op2;
 209
 210
                   when escribir_opl=>estadoSiguiente<=activar_leer_opl;
 211
                   when escribir_op2=>estadoSiguiente<=activar_leer_op2;
 212
 213
                   when activar_leer_opl=>estadoSiguiente<=leer_opl;
 214
                   when activar_leer_op2=>estadoSiguiente<=leer_op2;
 215
                   when leer_opl=>estadoSiguiente<=activar_leer_pc;--mostrar_salida;</pre>
 216
 217
                  when leer_op2=>estadoSiguiente<=activar_leer_pc;--mostrar_salida;</pre>
 218
 219
                   when activar carga alu=>estadoSiguiente<=activar esc resultado;
 220
                   when activar esc resultado=>estadoSiguiente<=escribir resultado;
 221
                   when escribir resultado=>estadoSiguiente<=activar esc status;
                   when activar esc status=>estadoSiguiente<=escribir status;
                   when escribir_status=>estadoSiguiente<=activar_leer_resultado;
 223
                   when activar_leer_resultado=>estadoSiguiente<=activar_leer_status;
 224
 225
                   when activar leer status=>estadoSiguiente<=activar leer pc; --mostrar salida;
 226
 227
                   when mostrar_salida=>estadoSiguiente<=
                                                         activar_leer_pc;
 228
                                                        --incrementar pc;
 229
                   when activar esc salida=>estadoSiguiente<=escribir salida;
 230
                   when escribir salida=>estadoSiguiente<=activar leer salida;
                   when activar_leer_salida=>estadoSiguiente<=leer_salida;
 231
                   when leer salida=>estadoSiguiente<=desactivar salida;
 232
                   when desactivar salida=>estadoSiguiente<=activar leer pc;
 233
 234
 235
                   when others=>estadoSiguiente<=inicio;
                end case;
 236
             end if;
 237
          end if;
 238
 239
      end process logicaEstado;
```

\*Aquí observamos los estados restantes de la lógica de estados, donde utilizamos las señales para escribir o leer los operadores, enviamos los resultados a la salida, etc.



A partir de este punto observaremos todo el funcionamiento de la lógica de salida.

```
247
     ☐logicaSalida: process (estadoActual)
248
      variable en_pc_v: std_logic:=en_pc;
249
      variable wr pc v: std logic:=wr pc;
250
      variable en ram v: std logic:=en ram;
251
      variable wr ram v: std logic:=wr ram;
      variable en_ri_v: std logic:=en ri;
252
253
       variable wr_ri_v: std_logic:=wr_ri;
       variable en salida v: std logic:=en salida;
254
255
      variable wr_salida_v: std_logic:=wr_salida;
      variable en data v: std logic:=en data;
256
257
      variable wr data v: std logic:=wr data;
258
      variable en opl v: std logic:=en opl;
      variable wr opl v: std logic:=wr opl;
259
260
       variable en_op2_v: std_logic:=en_op2;
261
       variable wr op2 v: std logic:=wr op2;
262
       variable en status v: std logic:=en status;
263
       variable wr status v: std logic:=wr status;
       variable en resultado v: std logic:=en resultado;
264
      variable wr resultado v: std logic:=wr resultado;
```

\*Variables que vamos a utilizar.

```
begin
267
          case estadoActual is
269
             when inicio=>
270
             when espera=>
                 en ri v:='0';
271
272
                 wr ri v:='0';
273
                 en salida v:='0';
                 wr salida_v:='0';
274
275
                 en pc v:='0';
276
                wr pc v:='0';
277
                en ram v:='0';
278
                 wr ram v:='0';
279
280
                 en data v:='0';
                 wr_data_v:='0';
281
282
                 en resultado v:='0';
283
                 wr resultado v:='0';
284
                 en op1 v:='0';
                 wr opl v:='0';
285
286
                 en_op2_v:='0';
287
                 wr op2 v:='0';
288
                 en status v:='0';
                 wr status v:='0';
289
```

\*Configuración de salidas en el estado "estadoActual".

```
291 when reset_pc=>
292 en_pc_v:='l';
293 wr_pc_v:='l';
294 in_pc<="00000000";
295 posicion_ram<="00000000";
296 posicion_actual<="00000000";
```

<sup>\*</sup>Configuración de salidas en el estado "reset pc".



```
298 when activar_leer_pc=>
299 en_pc_v:='1';
300 wr_pc_v:='0';
```

\*Configuración de salidas en el estado "activar leer pc".

```
302 when activar_esc_pc=>
303 en_pc_v:='1';
304 wr_pc_v:='1';
```

\*Configuración de salidas en el estado "activar escribir pc".

```
306 when cambiar_pc=>
307 en_pc_v:='l';
308 wr_pc_v:='l';
309 in_pc<="00"&pc_nuevo;
```

\*Configuración de salidas en el estado "cambiar pc".

```
311 when escribir_ram=>
312 en_ram_v:='l';
313 wr_ram_v:='l';
314 in_ram<=data_in;
315
316 posicion_ram<=out_pc;
317 posicion_actual<=out_pc;
```

\*Configuración de salidas en el estado "escribir ram".

```
319 when activar_leer_ram=>
320 en_ram_v:='1';
321 wr ram v:='0';
```

\*Configuración de salidas en el estado "activar leer ram".

\*Configuración de salidas en el estado "leer ram".

\*Configuración de salidas en el estado "activar leer ri".

```
333 when activar_esc_ri=>
334 en_ri_v:='l';
335 wr ri v:='l';
```

\*Configuración de salidas en el estado "activar esc ri".

```
337 when leer_ri=>
338 --salida<=out_ri;
339 en_ri_v:='1';
340 wr ri v:='0';
```

\*Configuración de salidas en el estado "leer ri".



```
342 when activar_esc_opl=>
343 en_opl_v:='l';
344 wr_opl_v:='l';
```

\*Configuración de salidas en el estado "activar esc op1".

```
346 when activar_leer_opl=>
347 en_opl_v:='l';
348 wr_opl_v:='0';
```

\*Configuración de salidas en el estado "activar leer op1".

```
350 when activar_esc_op2=>
351 en_op2_v:='l';
352 wr_op2_v:='l';
```

\*Configuración de salidas en el estado "activar esc op2".

```
354 when activar_leer_op2=>
355 en_op2_v:='1';
356 wr_op2_v:='0';
```

\*Configuración de salidas en el estado "activar leer op2".

```
358
              when activar esc data=>
359
                 en data v:='1';
360
                 wr data v:='1';
361
                 en_ram_v:='1';
362
363
                 wr ram v:='0';
364
365
                 en resultado v:='1';
                 wr resultado v:='0';
366
```

\*Configuración de salidas en el estado "activar esc data".

```
368 when activar_leer_data=>
369 en_data_v:='1';
370 wr data v:='0';
```

\*Configuración de salidas en el estado "activar leer data".

```
372 when leer_data=>
373 en_data_v:='1';
374 wr_data_v:='0';
```

\*Configuración de salidas en el estado "leer data".

```
376
             when escribir data=>
377
378
                case donde leer is
     379
                   when "00"=> in data<=out ram;
                    when "01"=> in data<=out resultado;
380
381
                   when "10"=> in data<=data in;
382
                    when others=>
383
                end case;
                 --in data<=out ram;
```

\*Configuración de salidas en el estado "escribir data".



\*Configuración de salidas en el estado "escribir op1".

```
393 when leer_opl=>
394 en_opl_v:='1';
395 wr_opl_v:='0';
```

\*Configuración de salidas en el estado "leer op1".

```
397 when leer_op2=>
398 en_op2_v:='1';
399 wr_op2_v:='0';
```

\*Configuración de salidas en el estado "leer op2".

```
401 when escribir_op2=>
402 in_op2<=out_data;
403
404 en_ri_v:='1';
405 wr_ri_v:='1';
406 in_ri<="000000000";
```

\*Configuración de salidas en el estado "escribir op2".

```
408 when activar_carga_alu=>
409 en_opl_v:='l';
410 wr_opl_v:='0';
411 en_op2_v:='l';
412 wr_op2_v:='0';
```

\*Configuración de salidas en el estado "activar carga alu".

```
414 when activar_esc_resultado=>
415 en_resultado_v:='l';
416 wr_resultado_v:='l';
```

\*Configuración de salidas en el estado "activar esc resultado".

```
418 when activar_esc_status=>
419 en_status_v:='l';
420 wr_status_v:='l';
```

\*Configuración de salidas en el estado "activar\_esc\_status".

\*Configuración de salidas en el estado "activar leer resultado".

```
426 when activar_leer_status=>
427 en_status_v:='1';
428 wr_status_v:='0';
```

\*Configuración de salidas en el estado "activar leer status".



```
430 when escribir_resultado=>
431 en_resultado_v:='l';
432 wr_resultado_v:='l';
```

\*Configuración de salidas en el estado "escribir resultado".

\*Configuración de salidas en el estado "escribir status".

\*Configuración de salidas en el estado "leer resultado".

```
443 when leer_status=>
444 en_status_v:='1';
445 wr_status_v:='0';
```

\*Configuración de salidas en el estado "leer status".

\*Configuración de salidas en el estado "activar esc salida".

```
454
              when escribir salida=>
455
      \dot{\Box}
                 if mostrar='0' then
456
                     in salida<=out resultado;
457
      else
458
                     in salida<=out status;
459
                 end if;
460
                 en salida v:='l';
                 wr_salida v:='l';
461
```

\*Configuración de salidas en el estado "escribir salida".

```
463 when activar_leer_salida=>
464 en_salida_v:='l';
465 wr_salida_v:='0';
```

\*Configuración de salidas en el estado "activar leer salida".

```
467 when leer_salida=>
468 en_salida_v:='l';
469 wr_salida_v:='0';
470 salida<=out salida;
```

<sup>\*</sup>Configuración de salidas en el estado "leer salida".



```
472 when desactivar_salida=>
473 en_salida_v:='0';
474 wr_salida_v:='0';
475 salida<=out_salida;
```

\*Configuración de salidas en el estado "desactivar salida".

```
when incrementar pc=>
479
                en pc v:='1';
480
                wr_pc_v:='1';
481
482
                in_pc<=posicion_actual+1;
483
                if posicion actual="00111111" then
     in_pc<="000000000";
484
                 end if;
485
486
487
                en_ram_v:='0';
                wr_ram_v:='0';
488
                in ram<="ZZZZZZZZZ";
489
490
491
             when others=>
```

\*Configuración de salidas en el estado "incrementar pc".

```
512
          end case;
513
514
          en pc<=en pc v;
515
          wr_pc<=wr_pc_v;
516
          en ram<=en ram v;
517
          wr ram<=wr ram_v;
518
          en ri<=en ri v;
519
          wr ri<=wr ri v;
520
          en_salida<=en_salida_v;
521
          wr salida<=wr salida v;
522
          en data<=en data v;
523
          wr data<=wr data v;
524
          en opl<=en opl v;
525
          wr opl <= wr opl v;
526
          en op2<=en op2 v;
          wr op2<=wr op2 v;
527
528
          en status<=en status v;
529
          wr status<=wr status v;
530
          en resultado<=en resultado v;
531
          wr resultado<=wr resultado v;
532
       end process logicaSalida;
533
534
       end architecture cpu;
```

\*En esta parte indicamos que variable corresponde a determinada señal, luego de eso terminamos con la lógica de salida. Aquí termina toda la configuración del programa.



#### Configuración de la simulación TestBench:

```
☐init : PROCESS
55
      -- variable declarations
56
      BEGIN
57
         control(2)<='0';
58
         wait for 980ns;
59
         control(2)<='1';
60
        wait for 1430ns;
61
         control(2)<='0';
62
         wait for 50ns;
         control(2)<='1';
63
         --wait for 4000ns;
64
65
      WAIT;
     -END PROCESS init;
66
```

```
□clock : PROCESS
67
68
    ⊟-- optional sensitivity list
69
     -- (
                )
70
      --- variable declarations
71
     BEGIN
72
        control(0)<='0';
73
         wait for 10ns;
74
         control(0)<='1';
         wait for 10ns;
76
     -END PROCESS clock;
```

# Las siguientes imágenes corresponden al proceso del programa en general, donde le pedimos simular todas las instrucciones que fueron pedidas.

```
□programa: PROCESS
 78
       BEGIN
          data_in<="ZZZZZZZZZZ;
 79
 80
          wait for 900ns;
          control(1) <= '1';
 81
 82
          wait for 150ns;
 83
          data in<="00001000"; -- operacion cargar opl
 84
          wait for 20ns;
 85
          data in<="ZZZZZZZZZ";
 86
          wait for 60ns;
 87
          data in<="00101100"; -- operador a cargar en opl
          wait for 20ns;
 88
 89
          data in<="ZZZZZZZZZ";
 90
          wait for 60ns;
          data in<="00010000"; -- operacion cargar op2
 91
 92
          wait for 20ns;
 93
          data in<="ZZZZZZZZZ";
 94
          wait for 60ns;
 95
          data in<="00011001"; -- operador a cargar en op2
 96
          wait for 20ns;
          data in<="ZZZZZZZZZ";
 97
 98
          wait for 60ns;
          data in<="001000000"; -- sumar
 99
100
          wait for 20ns;
```

<sup>\*</sup>Proceso "init", donde controlamos el reset.


<sup>\*</sup>Proceso "clock" donde vamos activando el clk.




```
101
          data in<="ZZZZZZZZZ";
102
          wait for 60ns;
103
          data in<="00110000"; -- restar
104
          wait for 20ns;
105
          data_in<="ZZZZZZZZZ";
106
          wait for 60ns;
          data_in<="00101000"; -- and
107
108
          wait for 20ns;
          data_in<="ZZZZZZZZZ;;
109
110
          wait for 60ns;
          data in<="00111000"; -- or
111
          wait for 20ns;
112
113
          data in<="ZZZZZZZZZ";
114
          wait for 60ns;
115
          data_in<="01000000"; -- shl
116
          wait for 20ns;
          data_in<="ZZZZZZZZZ;;
117
118
          wait for 60ns;
          data_in<="01001000"; -- shr
119
120
          wait for 20ns;
121
          data in<="ZZZZZZZZZ;
122
          wait for 60ns;
123
          data in<="01010000"; -- not
124
          wait for 20ns;
125
          data in<="ZZZZZZZZZ";
126
          wait for 60ns;
          data_in<="01011000"; -- resultado a opl
127
128
          wait for 20ns;
          data_in<="ZZZZZZZZZ;;
129
130
          wait for 60ns;
          data in<="01100000"; -- mostrar resultado
131
132
          wait for 20ns;
133
          data in<="ZZZZZZZZZ;
134
          wait for 60ns;
135
          data in<="011010000"; -- mostrar status
          wait for 20ns;
136
137
          data_in<="ZZZZZZZZZz;
138
          wait for 60ns;
139
          data in<="01110000"; -- cargar opl con data in
140
          wait for 20ns;
141
          data in<="ZZZZZZZZZ";
142
          wait for 60ns;
          data_in<="01111000"; -- cargar op2 con data in
143
144
          wait for 20ns;
          data in<="ZZZZZZZZZ";
145
146
          wait for 60ns;
          data_in<="10000001"; -- cambiar pc a 000001
147
148
          wait for 20ns;
          data_in<="ZZZZZZZZZ;";
149
150
          wait for 60ns;
          control(1)<='0';
151
152
          wait for 4120ns;
          data_in<="111111110";
153
154
          wait for 80ns;
          data_in<="ZZZZZZZZZ;";
155
156
          wait for 130ns;
          data_in<="00000001";
157
158
          wait for 100ns;
          data in<="ZZZZZZZZZ;
159
160
          wait;
161
      wait;
162
163
       END PROCESS programa;
      END cpu_nuevo_arch;
164
```



### Resultados de la simulación:



#### \*Instrucción 1.



#### \*Instrucción 2.




#### \*Instrucción 3.




Instrucción 4.






#### \*Instrucción 5.



#### \*Instrucción 6.




#### \*Instrucción 7.




<sup>\*</sup>Instrucción 8.







### \*Instrucción 9.



#### \*Instrucción 10.




#### \*Instrucción 11.




<sup>\*</sup>Instrucción 12.






#### \*Instrucción 13.



## \*Instrucción 14.



\*Instrucción 15.