18 フィルタ演算アクセラレータ（FMAC）

18.1 FMAC の概要

フィルタ演算アクセラレータユニットは、ベクトルの算術演算を実行します。積和演算器（MAC）ユニットから構成されており、ローカルメモリに保持されているベクトル要素のインデックス付けを可能とするアドレス生成ロジックを備えています。

このユニットには、デジタルフィルタの実装を可能とする、入出力上のサーキュラバッファサポートが含まれています。有限インパルス応答フィルタと無限インパルス応答フィルタのどちらも実現可能です。

このユニットによって、高頻度であったり時間がかかったりするフィルタリング動作を CPU からオフロードして、プロセッサを他のタスクに開放することができます。多くの場合には、このような計算をソフトウェアよりも高速に実行可能ですので、速度重視のタスクが高速化されます。

18.2 FMAC の主な機能

- 16 x 16bit 乗算器
- 加減算対応 24 + 2bit アキュムレータ
- 16bit 入出力データ
- 256 x 16bit ローカルメモリ
- メモリの最大 3 領域（2 領域は入力、1領域は出力）をデータバッファとして定義可能（プログラム可能なベースアドレスポインタおよび付随するサイズレジスタによって定義）
- 入出力バッファはサーキュラバッファ対応可能
- フィルタ機能：FIR、IIR（直接型 1）
- ベクトル関数：ドット積、畳み込み、相関
- AHB スレーブインタフェース
- DMA 読出し／ライトデータチャネル

18.3 FMAC の機能詳細

18.3.1 概要

FMACを 図 41 に示します。

図 41. ブロック図



このユニットは、固定小数点積和演算器（MAC）の周辺に構築されています。MAC は、メモリから 16bit 符号付き入力の値を 2 個とり、互いに掛け合わせてアキュムレータの内容に加算します。メモリの入力値アドレスは、ポインタへセットすることにより決定されます。これらのポインタは、内部ハードウェアによってロード、インクリメント、デクリメント、リセットが行えます。ポインタと MAC 演算は、要求された演算を実行するために、内蔵シーケンサによって制御されます。

ドット積を計算するために、プロセッサまたは DMA によって 2 本の入力ベクトルがローカルメモリにロードされ、要求された演算を選択して開始します。入力ベクトル要素の各ペアは、メモリからフェッチされ、互いに掛け合わされてから累積されます。ベクトル要素の処理がすべて完了するとアキュムレータの内容がローカルメモリに格納され、そこからプロセッサや DMA による読出しが行えます。

有限インパルス応答（FIR）フィルタ演算（畳み込みとも呼ばれます）では、係数ベクトルと入力サンプル･ベクトルのドット積が繰り返し計算されます。繰り返しのたびに、入力サンプルを 1 サンプル分のディレイでシフトし、最も古いサンプルを破棄して新しいサンプルを追加します。

無限インパルス応答（IIR）フィルタ演算では、フィードバック係数と前回の出力サンプルとの畳み込みが FIR 畳み込みの結果に加算されます。

フィルタ演算の詳細は、セクション 18.3.6：フィルタ機能に記載されています。

18.3.2 ローカルメモリとバッファ

このユニットには、ローカル･ストレージとして用いられる 256 x 16bit リード／ライト･メモリが含まれています。

- 入力値（入力ベクトルの要素）は、バッファ X1 と X2 に格納されます。
- 出力値（演算結果）は、別のバッファ Y に格納されます。
- バッファのサイズと位置は、次のように指定されています。
  - x1_base : X1 バッファのベースアドレス
  - x2_base : X2 バッファのベースアドレス
  - y_base : Y バッファのベースアドレス
  - x1_buf_size : X1 バッファに割り当てられたデータ数（16bit ワード単位）
  - x2_buf_size : X2 バッファに割り当てられたデータ数（16bit ワード単位）
  - y_buf_size : Y バッファに割り当てられたデータ数（16bit ワード単位）

これらのパラメータは、ユニットの設定時に、対応するレジスタにプログラムされます。

CPU（または DMA コントローラ）は、初期化機能（セクション 18.3.5 : 初期化機能）を用いてライト･データ･レジスタに書き込むことにより、各バッファの内容を初期化できます。データは、ライト･ポインタによって示されるターゲット･バッファ内の位置に転送されます。新たな書込みが終わるたびに、ライトポインタはインクリメントされます。ライトポインタが割り当てられたバッファ空間の最後に達すると、ベースアドレスに戻って折り返します。この機能は、演算の前にベクトルの要素をロードしたり、フィルタを初期化してフィルタ係数をロードしたりするために用いられます。

バッファ設定

X1、X2 および Y バッファ設定レジスタでバッファサイズとベースアドレスオフセットを設定する必要があります。各機能に必要なバッファサイズは、セクション 18.3.6 : フィルタ機能の機能詳細に規定されています。ベースアドレスは内部メモリのどこにでも選択可能ですが、すべてのバッファが内部メモリのアドレス範囲（0x00～0xFF）に収まることが条件となっていますので、ベースアドレス + バッファサイズは 256 未満である必要があります。

バッファのサイズと位置に関する制約はありません（オーバーラップしていても、完全に一致していても構いません）。フィルタ機能では、こうすると不正な動作を招くおそれがあるため、バッファをオーバーラップさせないことをお勧めします。

サーキュラバッファ演算が必要である場合には、オプションの「ヘッドルーム」d をバッファサイズに加算しても構いません。さらに、ウォーターマークレベルを設定して CPU や DMA の動作を調整することもできます。d の値とウォーターマークレベルは、アプリケーション性能要件に応じて選択してください。スループットを最大とするためには、入力バッファは決して空となってはなりませんので、d はウォーターマークレベルよりも多少大きな値とし、割込みや DMA の遅延を可能とするべきです。その一方で、ユニットの処理可能速度に見合った速さで入力データを供給できない場合には、次のデータが書き込まれるのを待つためにバッファを空にすることができるので、（入力にオーバーフローが発生しないことを保証するために）d はウォーターマークレベルと等しくとも構いません。

18.3.3 入力バッファ

X1 バッファと X2 バッファは、MAC に入力するデータの格納に用いられます。乗算のたびに X1 バッファからの値と X2 バッファからの値が互いに掛け合わされます。制御ユニットのポインタによって、それぞれの値に対する（バッファベースアドレスを基準とした）リードアドレスオフセットが生成されます。ポインタは、現在の機能に応じてハードウェアによって管理されます。

図 42. 入力バッファ領域



X1 バッファはサーキュラバッファとして使用できますが、この場合、バッファに空きがあるときには必ず入力バッファに新しいデータが連続転送されます。デジタル･フィルタでは、このバッファのプリロードは任意となります。それは、演算が開始されたときにバッファに入力サンプルが何も書き込まれていない場合にエンプティ･フラグが立ち、このフラグによって、演算を開始するのに十分な量となるまで CPU または DMA が新しいサンプルをロードする動作がトリガされるためです。とはいえ、入力データがすでにシステム･メモリの中にあってサーキュラ演算が必要ではないベクトル演算の場合はプリロードが有用です。

図 43. サーキュラ入力バッファ



X2 バッファは（サーキュラ･モードではない）ベクトル･モードでのみ使用可能であり、バッファの内容が演算と演算の間で変化しない場合を除いて、プリロードする必要があります。フィルタ機能の場合は、X2 バッファを使用してフィルタ係数が格納されます。

サーキュラバッファとしての動作時には、バッファ内に新しい値が常に存在しているようにするために、バッファに割り当てられたサイズ（x1_buf_size）は、現在の計算に使用されている要素数よりも大きくしなければならないのが一般的です。図 43 にフィルタ動作のためのバッファレイアウトが図示されています。出力サンプル y[n] を計算している間、このユニットは、x[n-N] から x[n] まで N+1 個の入力サンプルのセットを使用します。計算が完了すると、このユニットは、x[n-N+1] から x[n+1] までの入力サンプルのセットを使用して y[n+1] の計算を開始します。最も古い入力サンプル x[n-N] が入力セットから除外され、新しいサンプル x[n+1] が追加されます。

プロセッサや DMA コントローラは、必要時に新しいサンプル x[n+1] がバッファの中で利用可能であることを保証する必要があります。そうならない場合、バッファにはエンプティ･フラグが立ち、新しいサンプルが追加されるまでユニットの実行は停止します。X1 バッファについては、アンダーフロー状態が通知されません。

注： **タイマや ADC などのペリフェラルによってサンプルのフローが制御されている場合、転送元が供給可能な速度よりも、フィルタがそれぞれの新しいサンプルを処理する速度が速いため、バッファは定期的に空となります。これは、フィルタ演算の基本的な特徴です。**

FMAC_X1BUFCFG レジスタの FULL_WM ビットフィールドにプログラムされたウォーターマーク閾値よりもバッファ内の空きスペースの個数の方が少なくなると、バッファ･フルのフラグが立ちます。フル･フラグがセットされていない限り、割込みが生成されて（有効となっている場合）バッファへの追加データが要求されます。ウォーターマークによって、オーバーフローの危険を伴わずに、1 回の割込みで複数のデータが転送可能となります。それにもかかわらずオーバーフローが発生した場合には、OVFL エラーフラグがセットされて、ライトデータは無視されます。オーバーフローが発生した場合には、ライト･ポインタがインクリメントされません。

フィルタ演算中の X1 バッファの操作を 図 44 に示します。この例には、ウォーターマークが 4 にセットされた 8 タップ FIR フィルタが示されています。

図 44. サーキュラ入力バッファの操作



18.3.4 出力バッファ

Y（出力）バッファは、演算結果の格納に用いられます。それぞれの新しい出力値は、プロセッサか DMA コントローラによって読み出されるまでバッファの中に格納されています。リードデータレジスタに対してリードアクセスが行われるたびに、リードポインタで示されているアドレスからリードデータがフェッチされます。毎回の読出しの後にこのポインタはインクリメントされ、割り当てられた Y バッファ空間の最後に到達すると、ベースアドレスに戻って折り返されます。

図 45. サーキュラ出力バッファ



Y バッファはサーキュラバッファとしても使用可能です。次の出力値のアドレスがリード･ポインタで示されているものと同一である場合（未読出しのサンプル）には、バッファにはフル･フラグが立ち、サンプルが読み出されるまで実行は停止します。

IIR フィルタの場合、Y バッファは、次の出力サンプル y[n] の計算に使う y[n-M] から y[n-1] まで M 個の過去の出力サンプル･セットの格納に用いられます。新しいサンプルがセットに追加されるたびに、最も古いサンプルである y[n-M] が脱落します。

FMAC_YBUFCFG レジスタの EMPTY_WM ビットフィールドにプログラムされたウォーターマーク閾値よりもバッファ内の未読出しデータの個数の方が少ない場合、バッファにはエンプティ･フラグが立ちます。エンプティ･フラグがセットされていない限り、割込みまたは DMA リクエストが生成されて（有効となっている場合）バッファからの読出しが要求されます。ウォーターマークによって、アンダーフローの危険を伴わずに、1 回の割込みで複数のデータが転送可能となります。それにもかかわらずアンダーフローが発生した場合には、UNFL エラーフラグがセットされます。この場合、リード･ポインタはインクリメントされずに、リード･ポインタのアドレスにあるメモリの内容が読出し操作によって返されます。

サーキュラ･モードにおける Y バッファの操作を 図 46 に示します。この例には、ウォーターマークが 4 にセットされた 7 タップ IIR フィルタが示されています。

図 46. サーキュラ出力バッファの操作



18.3.5 初期化機能

以下の各機能によって FMAC ユニットが初期化されます。これらの機能は、START ビットをセットして、FMAC_PARAM レジスタの FUNC ビットフィールドに適切な値を書き込むことによってトリガされます。以下に示すように、P ビットフィールドと Q ビットフィールドにも各機能に適したパラメータ値が含まれている必要があります。R ビットフィールドは使用しません。この機能が完了すると、START ビットはハードウェアによって自動的にリセットされます。

初期化している間は、DMA リクエストと割込みを無効化していくことをお勧めします。フロー制御は不要であるため、FMAC メモリへのデータ転送は、ソフトウェアでもメモリ間 DMA 転送でも行うことができます。

ロード X1 バッファ

この機能を使用すると、X1_BASE にあるアドレスから始まる N 個の値が X1 バッファにプリロードされます。FMAC_WDATA レジスタへの連続書込みを行うと、X1 バッファにライト･データがロードされて、ライト･アドレスがインクリメントされます。この機能が完了すると、ライト･ポインタはアドレス X1_BASE + N を指しています。

この機能は、あるベクトルの要素をバッファにプリロードしたり、あるフィルタの入力ストレージ要素を初期化したりするのに使用できます。

パラメータ

- パラメータ P には、X1 バッファにロードされる値の個数 N が含まれています。
- パラメータ Q と パラメータ R は使用しません。

この機能は、FMAC_WDATA レジスタに N 回の書込みが行われると完了します。

ロード X2 バッファ

この機能を使用すると、X2_BASE にあるアドレスから始まる N + M 個の値が X2 バッファにプリロードされます。FMAC_WDATA レジスタへの連続書込みを行うと、X2 バッファにライト･データがロードされて、ライト･アドレスがインクリメントされます。

この機能は、ベクトルの要素やフィルタの係数をバッファにプリロードするのに使用できます。IIR の場合には、N 個のフィードフォワード係数と M 個のフィードバック係数が連結され、一緒に X2 バッファにロードされます。係数の総数は、N + M に等しくなります。FIR の場合には、フィードバック係数は存在しないので、M = 0 となります。

パラメータ

- パラメータ P には、アドレス X2_BASE から始まって X2 バッファにロードされる値の個数 N が含まれています。
- パラメータ Q には、アドレス X2_BASE + N から始まって X2 バッファにロードされる値の個数 M が含まれています。
- パラメータ R は使用しません。

この機能は、FMAC_WDATA レジスタに N + M 回の書込みが行われると完了します。

ロード Y バッファ

この機能を使用すると、Y_BASE にあるアドレスから始まる N の値が Y バッファにプリロードされます。FMAC_WDATA レジスタへの連続書込みを行うと、Y バッファにライト･データがロードされて、ライト･アドレスがインクリメントされます。この機能が完了すると、リード･ポインタはアドレス Y_BASE + N を指しています。

この機能は、IIR フィルタのフィードバック･ストレージ要素をプリロードするのに使用できます。

パラメータ

- パラメータ P には、Y バッファにロードされる値の個数が含まれています。
- パラメータ Q と パラメータ R は使用しません。

この機能は、FMAC_WDATA レジスタに N 回の書込みが行われると完了します。

18.3.6 フィルタ機能

以下のフィルタ機能が FMAC ユニットによってサポートされています。これらの機能は、START ビットをセットして、FMAC_PARAM レジスタの FUNC ビットフィールドに該当する値を書き込むことによってトリガされます。以下に示すように、P、Q、R ビットフィールドにも各機能に適したパラメータ値が含まれている必要があります。フィルタ機能の動作は、ソフトウェアによって START ビットがリセットされるまで継続します。

畳み込み（FIR フィルタ）

$\underline{\mathbf{Y}} = \underline{\mathbf{B}} * \underline{\mathbf{X}}$

$$y_n = 2^R \cdot \sum_{k=0}^{N} b_k x_{n-k}$$

この機能は、長さが N+1 のベクトル $\underline{\mathbf{B}}$ と不定長のベクトル $\underline{\mathbf{X}}$ の畳み込みを行います。インクリメントする値 n に対する $\underline{\mathbf{Y}}$ の要素は、ドット積 $y_n = \underline{\mathbf{B}}.\underline{\mathbf{X}}_{\mathbf{n}}$ として計算されます。ここで $\underline{\mathbf{X}}_{\mathbf{n}} = [x_{n-N},\ldots,x_n]$ は、インデックスが n - N から n までの N+1 個の X の要素から構成されます。

この機能は、有限インパルス応答（FIR）フィルタに相当するものであり、ベクトル **B** にはフィルタ係数が、ベクトル **X** にはサンプル･データが含まれています。

フィルタの構造（直接型）を 図 47 に示します。

図 47. FIR フィルタの構造



係数ベクトル **B** の次元を反対にすることにより、相互相関ベクトルの計算が可能であることに注意してください。

入力：

- X1 バッファにはベクトル **X** の要素が含まれています。長さが N + 1 + d のサーキュラ･バッファとなります。
- X2 バッファにはベクトル **B** の要素が含まれています。長さが N + 1 の固定バッファとなります。

出力：

- Y バッファには出力値 y_n が含まれています。長さが d のサーキュラバッファとなります。

パラメータ：

- パラメータ P には、[2:127] の範囲の係数ベクトル **B** の長さ N+1 が含まれています。
- パラメータ R には、アキュムレータ出力に適用されるゲインが含まれています。Y バッファに出力される値には 2^R が掛けられます。ここで、R は [0:7] の範囲です。
- パラメータ Q は使用しません。

この機能は、FMAC_PARAM レジスタの START ビットがソフトウェアによってリセットされると完了します。

IIR フィルタ

Y = **B***X+**A***Y'

$$y_n = 2^R \cdot \left(\sum_{k=0}^{N} b_k x_{n-k} + \sum_{k=1}^{M} a_k y_{n-k} \right)$$

この機能は、無限インパルス応答（IIR）フィルタを実装します。フィルタ出力ベクトル **Y** は、長さが N+1 の係数ベクトル **B** と不定長のベクトル **X** との畳み込みと、長さが M の 2 番目の係数ベクトル **A** と遅延出力ベクトル **Y'** との畳み込みの和です。インクリメントする値 n に対する Y の要素は、y_n = **B**.$\mathbf{X_n}$ + **A**.$\mathbf{Y_{n-1}}$ として計算されます。ここで $\mathbf{X_n}$ = $[x_{n-N},...,x_n]$ は、インデックスがn - N から n までの**X**の N+1 個の要素から構成され、$\mathbf{Y_{n-1}}$ = $[y_{n-M},...,y_{n-1}]$ はインデックスが n - M から n - 1 まで M 個の **Y** の要素から構成されます。フィルタの構造（直接型 1）を 図 48 に示します。

図 48. IIR フィルタの構造（直接型 1）



入力：

- X1 バッファにはベクトル **X** の要素が含まれています。長さが N + 1 + d のサーキュラ･バッファとなります。
- X2 バッファには係数ベクトル **B** と **A** が連結された要素（b_0, b_1, b_2..., b_N, a_1, a_2, ..., a_M）が含まれています。
  長さが M + N + 1 の固定バッファとなります。

出力：

- Y バッファには出力値 y_n が含まれています。長さが M + d のサーキュラバッファとなります。

パラメータ

- パラメータ P には、[2:64] の範囲の係数ベクトル **B** の長さ N + 1 が含まれています。
- パラメータ Q には、[1:63] の範囲の係数ベクトル **A** の長さ M が含まれています。
- パラメータ R には、アキュムレータ出力に適用されるゲインが含まれています。Y バッファに出力される値には 2^R が掛けられます。ここで、R は [0:7] の範囲です。

この機能は、FMAC_PARAM レジスタの START ビットがソフトウェアによってリセットされると完了します。

18.3.7 固定小数点表現

FMAC は符号付き固定小数点整数フォーマットで動作します。入出力値は q1.15 です。

q1.15 フォーマットでは、数字は 1bit の符合部分と 15bit の小数部分（バイナリ小数位）によって表現されます。したがって、数値範囲は -1（0x8000）から$1 - 2^{-15}$（0x7FFF）となります。

アキュムレータは 26bit であり、そのうち 22bit が小数部分、4bit が整数／符合部分です（q4.22）。これによって、-8（0x2000000）から +7.99999976（0x1FFFFFF）までの範囲の部分累積和に対応可能となっています。6dB ステップで 0dB から 42dB までプログラム可能なゲインをアキュムレータの出力に適用できます。

数値範囲を超過してもアキュムレータの内容は飽和しないことに注意してください。値が +7.99999976 を上回るか -8 を下回る部分和は折り返されますが、それ以降の累積によって折り返しが取り消されるかぎり、これは無害です。ただし、FMAC_SR レジスタの SAT フラグがセットされ、FMAC_CR レジスタの SATIEN ビットがセットされている場合は、折り返しによって割込みが発生します。これはフィルタのデバッグに役立ちます。

オプションとして、FMAC_CR レジスタの CLIPEN ビットをセットすることにより、プログラム可能なゲインを適用した後に、アキュムレータによるデータ出力を飽和させることも可能です。このビットがセットされると、q1.15 の数値範囲を超えるあらゆる出力値は、符合に応じて $1 - 2^{-15}$ または -1 に設定されます。クリッピングが有効化されていない場合、ゲインを適用した後に使われていないアキュムレータのビットは単純に切り詰められます。

18.3.8 FMAC を用いた FIR フィルタの実装

FMAC は 長さが N の FIR フィルタに対応しています。ここで、N はタップまたは係数の個数です。長さが N の FIR フィルタに対するローカルメモリの最小要件は 2N + 1 です。

- 係数 N 個
- 入力サンプル N 個
- 出力サンプル 1 個

ローカルメモリのサイズは 256 ですので、N の最大値は 127 となります。

最大のスループットが必要な場合には、新しい入力サンプル待ちや出力サンプルの読出し待ちによりフィルタが停止することが絶対にないことを確実なものとするために、入力と出力のサンプルバッファそれぞれに対して、少量の追加スペース d1 と d2 を割り当てる必要があるかもしれません。この場合、ローカルメモリ要件は 2N + d1 + d2 となります。

バッファは次のように設定してください。

- X1_BUF_SIZE = N + d1
- X2_BUF_SIZE = N
- Y_BUF_SIZE = d2（追加スペースが不要な場合は 1）

バッファのベース･アドレスはどこにでも割り当て可能ですが、X2 バッファは他のものとオーバーラップさせないでください。そうしないと、係数が上書きされます。設定例を以下に示します。

- X2_BASE = 0
- X1_BASE = N
- Y_BASE = 2N + d1

ただし、メモリ空間が限られている場合には、各出力サンプルがもはや必要ではなくなった最も古い入力サンプルの場所を使用できるように、X1 バッファ領域と Y バッファ領域をオーバーラップさせることができます。

- X2_BASE = 0
- X1_BASE = N
- Y_BASE = N

この場合には Y_BUF_SIZE = X1_BUF_SIZE = N + d1 であり、バッファは同期したままとなります。

注： **X1 バッファ設定レジスタの FULL_WM ビットフィールドは、log_2(d1) 以下の値でプログラムする必要があります。そうしないと、入力サンプルが N 個書き込まれる前にバッファにフル･フラグが立ってしまい、それ以上のサンプルがリクエストされません。同様に、Y バッファ設定レジスタの EMPTY_WM ビットフィールドは、log_2(d2) 以下とする必要があります。**

フィルタ係数は、ロード X2 バッファ機能を用いて X2 バッファにプリロードする**必要があります**。オプションとして、最大 N 個までの任意の個数のサンプルを X1 バッファにプリロードできます。FIR フィルタにはフィードバック･パスが存在しないため、Y バッファのプリロードは無意味です。

バッファの設定と初期化の後、FMAC メモリにデータを読み書きする方法に従って FMAC_CR レジスタをプログラムしてください。

以下の 3 種類の方法に対応しています。

- ポーリング : DMA リクエストや割込みリクエストは生成されません。ソフトウェアは、WDATA に書き込む前に X1_FULL フラグがローであることを、RDATA から読み出す前に Y_EMPTY フラグがローであることを確認する必要があります。
- 割込み : 割込みリクエストは、書込みでは X1_FULL フラグがロー、読出しでは Y_EMPTY フラグがローである間にアサートされます。
- DMA : DMA リクエストは、X1_FULL フラグがローであるときに DMA ライト･チャネルにアサートされ、Y_EMPTY フラグがローであるときにリード･チャネルにアサートされます。

読出しと書込みには別の方法を用いることもできます。ただし、同じ操作に対して割込みと DMA リクエストの両方を使用することは推奨されません[(a)]。有効な組み合わせを 表 117 に示します。

表 117. 読出し手法と書込み手法の有効な組み合わせ

WIEN	RIEN	DMAWEN	DMAREN	書込み	読出し
0	0	0	0	ポーリング	ポーリング
0	1	0	0	ポーリング	割込み
1	0	0	0	割込み	ポーリング
1	1	0	0	割込み	割込み
0	0	0	1	ポーリング	DMA
0	0	1	0	DMA	ポーリング
0	0	1	1	DMA	DMA
0	1	1	0	DMA	割込み
1	0	0	1	割込み	DMA

a. 割込みと DMA リクエストの両方が有効化された場合には、DMA のみが転送を行うようにしてください。

フィルタは、FMAC_PARAM レジスタに次のビットフィールド値を書き込むことによって開始されます。

- FUNC = 8（FIR フィルタ）
- P = N（係数の個数）
- Q = 「無視」
- R = ゲイン
- START = 1

X1 バッファにプリロードされている値が N + d - 2^{FULL_WM} 個未満である場合、X1FULL フラグはローのままとなります。この状態で FMAC_CR レジスタの WIEN ビットがセットされている場合、直ちに割込みリクエストがアサートされて、追加で 2^{FULL_WM} 個のサンプルを FMAC_WDATA レジスタ経由でバッファに書き込むリクエストがプロセッサに発行されます。このリクエストは、FMAC_SR レジスタで X1FULL フラグがハイになるまでアサートされたままとなります。割込みサービス･ルーチンは、FMAC_WDATA レジスタへの 2^{FULL_WM} 回の書込みのたびに X1FULL フラグを確認し、そのフラグがハイになるまで転送を繰り返す必要があります。同様に、FMAC_CR レジスタの DMAWEN ビットがセットされている場合には、X1FULL フラグがハイになるまで DMA 書込みチャネル･リクエストが生成されます。

（プリロードされたすべてのサンプルを含めて）少なくとも N 個のサンプルが X1 バッファに書き込まれると、フィルタは最初の出力サンプルの計算を行います。

2^{EMPTY_WM} 個の出力サンプルが Y バッファに書き込まれると、FMAC_SR レジスタの YEMPTY フラグがローになります。この状態で FMAC_CR レジスタの RIEN ビットがセットされている場合、割込みリクエストがアサートされて、追加で 2^{EMPTY_WM} 個のサンプルを FMAC_RDATA レジスタ経由でバッファから読み出すリクエストがプロセッサに発行されます。このリクエストは、YEMPTY フラグがハイになるまでアサートされたままとなります。割込みサービス･ルーチンは、FMAC_RDATA レジスタからの 2^{EMPTY_WM} 回の読出しのたびに YEMPTY フラグを確認し、そのフラグがハイになるまで転送を繰り返す必要があります。FMAC_CR の DMAREN ビットがセットされている場合、YEMPTY フラグがハイになるまで DMA リード･チャネル･リクエストが生成されます。

ソフトウェアが START ビットをリセットして停止されるまで、フィルタはこの方法での動作を継続します。

18.3.9 FMAC を用いた IIR フィルタの実装

FMAC は 長さが N の IIR フィルタに対応しています。ここで、N はフィードフォワードタップまたは係数の個数です。フィードバック係数の個数 M は 1 から N - 1 までの任意の値とできます。直接型 1 の実装のみが実現可能であるため、それ以外の型のために設計されたフィルタは変換する必要があります。

フィードフォワード係数 N 個、フィードバック係数 M 個の IIR フィルタに対するメモリの最小要件は 2N + 2M です。

- 係数 N + M 個
- 入力サンプル N 個
- 出力サンプル M 個

M = N - 1 である場合、実装可能な最大フィルタ長は N = 64 となります。

FIR の場合、最大スループットのために、入力と出力のバッファサイズそれぞれに対して、少量の追加空間 d1 と d2 を与えるべきですので、合計のメモリ要件は 2M + 2N + d1 + d2 となります。

バッファは次のように設定してください。

- X1_BUF_SIZE = N + d1
- X2_BUF_SIZE = N + M
- Y_BUF_SIZE = M + d2

バッファのベース･アドレスはどこにでも割り当て可能ですが、オーバーラップはさせないでください。以下に設定例を示します。

- X2_BASE = 0
- X1_BASE = N + M
- Y_BASE = 2N + M + d1

注： **X1 バッファ設定レジスタの FULL_WM ビットフィールドは、log_2(d1) 以下の値でプログラムする必要があります。そうしないと、入力サンプルが N 個書き込まれる前にバッファにフル･フラグが立ってしまい、それ以上のサンプルがリクエストされません。同様に、Y バッファ設定レジスタの EMPTY_WM ビットフィールドは、log_2(d2) 以下とする必要があります。**

フィルタ係数（フィードフォワード係数 N 個の後にフィードバック係数 M 個）は、ロード X2 バッファ機能を用いて X2 バッファにプリロードする**必要があります**。オプションとして、最大 N 個までの任意の個数のサンプルを X1 バッファにプリロードできます。オプションとして、最大 M 個までの任意の個数の値を Y バッファにプリロードできます。これは、フィードバック･ディレイ･ラインを初期化する効果があります。

バッファの設定の後、FIR フィルタと同じ方法で FMAC_CR レジスタをプログラムしてください（セクション 18.3.8：FMAC を用いた FIR フィルタの実装参照）。

フィルタは、FMAC_PARAM レジスタに次のビットフィールド値を書き込むことによって開始されます。

- FUNC = 9（IIR フィルタ）
- P = N（フィードフォワード係数の個数）
- Q = M（フィードバック係数の個数）
- R = ゲイン
- START = 1

X1 バッファにプリロードされている値が N + d - 2^{FULL_WM} 個未満である場合、X1FULL フラグはローのままとなります。この状態で FMAC_CR レジスタの WIEN ビットがセットされている場合、直ちに割込みリクエストがアサートされて、追加で 2^{FULL_WM} 個のサンプルを FMAC_WDATA レジスタ経由でバッファに書き込むリクエストがプロセッサに発行されます。このリクエストは、FMAC_SR レジスタで X1FULL フラグがハイになるまでアサートされたままとなります。割込みサービス･ルーチンは、FMAC_WDATA レジスタへの 2^{FULL_WM} 回の書込みのたびに X1FULL フラグを確認し、そのフラグがハイになるまで転送を繰り返す必要があります。同様に、FMAC_CR レジスタの DMAWEN ビットがセットされている場合には、X1FULL フラグがハイになるまで DMA 書込みチャネル･リクエストが生成されます。

（プリロードされたすべてのサンプルを含めて）少なくとも N 個のサンプルが X1 バッファに書き込まれると、フィルタは最初の出力サンプルの計算を行います。X1 バッファの最初の N 個のサンプルと、Y バッファの最初の M 個のサンプルを使用して（プリロードされているか否かにはかかわらず）、最初のサンプルが計算されます。最初の出力サンプルは、Y バッファの Y_BASE + M に書き込まれます。

2^{EMPTY_WM} 個の新しい出力サンプルが Y バッファに書き込まれると、FMAC_SR レジスタの YEMPTY フラグがローになります。この状態で FMAC_CR レジスタの RIEN ビットがセットされている場合、割込みリクエストがアサートされて、追加で 2^{EMPTY_WM} 個のサンプルを FMAC_RDATA レジスタ経由でバッファから読み出すリクエストがプロセッサに発行されます。このリクエストは、YEMPTY フラグがハイになるまでアサートされたままとなります。割込みサービス･ルーチンは、FMAC_RDATA レジスタからの 2^{EMPTY_WM} 回の読出しのたびに YEMPTY フラグを確認し、そのフラグがハイになるまで転送を繰り返す必要があります。FMAC_CR の DMAREN ビットがセットされている場合には、YEMPTY フラグがハイになるまで DMA リード･チャネル･リクエストが生成されます。

ソフトウェアが START ビットをリセットして停止されるまで、フィルタはこの方法での動作を継続します。

18.3.10 フィルタ初期化の例

図 49. X1 バッファの初期化



図 49 の例には、4 個のサンプル（P = 4）を用いた X1 バッファのプリロードが図示されています。バッファ･サイズは 6 です（X1_BUF_SIZE = 6）。初期化は、START ビットをセットして FMAC_PARAM レジスタをプログラムすることによって起動されます。すると、4 個のサンプルは FMAC_WDATA に書き込まれ、X1_BASE 以降のローカル･メモリに転送されます。4 番目のサンプルが書き込まれると START ビットはリセットされます。この時点で、X1 バッファには書込み順に 4 個のサンプルが格納されており、ライトポインタ（次の空き空間）は X1_BASE + 0x4 となっています。

18.3.11 フィルタ演算の例

図 50. フィルタ例 1



図 50 の例には、フィルタ演算の始まりが図示されています。フィルタは 4 タップです（P = 4）。X1 バッファサイズは 6、Y バッファサイズは 2 です。FULL_WM ビットフィールドと EMPTY_WM ビットフィールドはどちらも 0 に設定されています。図 49 に示すように、フィルタを開始する前に、X1 バッファには 4 個のサンプル x[0:3] がプリロードされています。したがって、START ビットがセットされると、フィルタは最初の出力サンプル y[0] の計算を直ちに開始します。X1FULL フラグはセットされていないため（X1 バッファ内の 2 つの未初期化領域のため）、直ちに割込みがアサートされ、新しいデータをリクエストします。プロセッサが 2 個の新しいサンプル x[4] および x[5] を FMAC_WDATA レジスタに書き込むと、それらのサンプルは X1 バッファの空いている位置に転送されます。

そうしている間に FMAC は最初の出力サンプル y[0] の計算を完了して Y バッファの中に書き込むことにより、Y_EMPTY フラグがローとなります。同時に、x[0] サンプルはもはや必要ないため破棄され、メモリ内のその位置（X1_BASE の位置）を開放します。必要な入力サンプル x[1:5] はすべて X1 バッファの中に存在するので、FMAC は、2番目の出力サンプル y[1] に対する処理を直ちに開始可能となります。

Y_EMPTY フラグがローであるため、プロセッサが x[5] の書込みをし終わった後も割込みはアクティブのままとなります。プロセッサが FMAC_RDATA レジスタから y[0] を読み出し、Y バッファ内のその位置を開放します。依然として y[1] の計算中であるため、出力バッファの中にサンプルがなくなり、Y_EMPTY フラグがハイになります。ただし、依然として X1 バッファの中に空き空間が存在するために割込みはアクティブのままであり、この空間には次にプロセッサが x[6] などを入れます。

注： **この例では、FMAC が処理可能な速度以上でプロセッサが入力バッファをフィルできるため、X1_full フラグが定期的にアクティブとなっています。ただし、Y バッファを十分な速度で読み出すことには苦労しており、Y バッファの空間開放待ちで定期的に FMAC が停止しています。つまり、このフィルタは、最大スループットでは動作していません。その理由は、この例では、フィルタ長が短く、プロセッサが比較的低速であるためです。したがって、Y バッファサイズを増やしても効果はありません。**

図 51. フィルタ例 2



図 51 の例には、同じフィルタ演算の始まりが図示されていますが、今回のフィルタは 6 タップです（P = 6）。X1 バッファサイズは 6、Y バッファサイズは 2 です。FULL_WM ビットフィールドと EMPTY_WM ビットフィールドはどちらも 0 に設定されています。図 49 に示すように、フィルタを開始する前に、X1 バッファには 4 個のサンプル x[0:3] がプリロードされています。入力バッファに十分な数のサンプルがないことから、X1FULL フラグはセットされませんので、直ちに割込みがアサートされ、新しいデータをリクエストします。FMAC は停止します。

プロセッサが 2 個の新しいサンプル x[4] および x[5] を FMAC_WDATA レジスタに書き込むと、それらのサンプルは X1 バッファの空いている位置に転送されます。X1 バッファに未使用のサンプルが 6 個存在すると、X1_FULL フラグが直ちにアクティブとなり（バッファサイズが 6 であるため）、割り込むが無効になります。FMAC は最初の出力サンプル y[0] の計算を開始します。これには 6 個の入力サンプルがすべて必要であるため、X1 バッファには空き空間が存在せず、X1_FULL フラグはアクティブのままとなります。FMAC が y[0] の計算を完了して Y バッファに書き込んで初めて x[0] の破棄が可能となり、X1 バッファの空間が開放されて、X1_FULL がデアサートされます。同時に、Y_EMPTY フラグは無効となります。これら両方のフラグの状態によって割込みがアサートされ、最初に新しい入力サンプルの書込みを、その次に計算されたばかりの出力サンプルの読出しを、プロセッサにリクエストします。新しい入力サンプルが書き込まれるまで、FMAC は停止したままです。

この例では、プロセッサが新しい入力サンプルを書込み可能となる前に、FMAC が現在の出力サンプルの計算を完了するのを待つ必要がありますので、X1 バッファが定期的に空となり、FMAC が停止します。入力バッファに追加空間をいくらか追加することにより、これは回避可能です。

18.3.12 フィルタ設計のヒント

FMAC のアーキテクチャにより、デジタル･フィルタの設計には、以下に示すいくつかの制約条件が課されます。

1. 直接型 2 と転置型の実装は効率的ではありません。このような型のために設計されたフィルタは、直接型 1 に変換してください。
2. カスケードフィルタは、単一ステージに組み合わせるか、別のフィルタとして実装する必要があります。後者の場合には、複数セット（ステージあたり 1 セット）のフィルタ係数をメモリにプリロードしておき、X2_BASE アドレスレジスタを変更するだけで、どのセットを使用するか選択できます。複数ステージフィルタを実装する最も効率的な方法は、大きな X1 バッファに入力サンプルをプリロードしておき、最初のステージの係数を使用して IIR フィルタ機能を実行し、出力サンプルをメモリに戻して格納するというものです。次に、X2_BASE ポインタが 2 番目のステージの係数を指すように変更し、入力バッファに最初のステージの出力を再ロード（必要に応じてゲインを適用）してから IIR 機能を再実行します。すべてのステージに対して、この手順を繰り返します。最終ステージのサンプルがシステムメモリに転送されたら、入力バッファに次セットの入力サンプルをロードして、新しいラウンドの計算を開始できます。各ラウンドの間で連続性を維持するために、各ステージの N サンプル入力バッファには、最初に、前回ラウンドの N - 1 個の最後の入力をすべてプリロードしてから、新しいサンプルを 1 個加える必要があることに注意してください。同様に、同じ理由により、各ステージの出力バッファには、前回ラウンドから最後の M 個のサンプルをロードする必要があります。
3. IIR 設計に直接型 1 を用いると、たとえば入力に大きなステップが生じたり、一部のフィルタ係数の絶対値が 1 を上回ったりするような場合に、アキュムレータの中に正または負の大きな部分和が生じることがあります。アキュムレータは 26bit に制限されているため、折り返し（符合の変化）なしに処理できる最大値は、プラス側で 0x1FFFFFF、マイナス側で 0x2000000 となります。q3.23 固定小数点フォーマットでは、これらの値はそれぞれ 3.99999988 と -4 に対応します。累積の最後まで折り返しが取り消されない限り、折り返しが問題となることはありません。ただし、フィルタが開始されて予期しない結果に至る可能性がある場合には、このことは必ずしも当てはまりません。これを避けるためには、出力バッファに適切な値をプリロードすることを検討してください。
4. IIR フィルタには、フィードフォワード（分子）係数 $[b_0, b_1, ..., b_{N-1}]$ とフィードバック（分母）係数 $[1, a_1, ..., a_M]$ があります。多くの IIR フィルタでは、周波数応答において急峻なロールオフを得るために、一部の分母係数が 1 を上回る絶対値であることが要求されます。固定小数点の q1.15 フォーマットで係数がコード化されることから考えれば、これは不可能です。それにもかかわらず、$2^{-R}.[1, a_1, ..., a_M]$ がすべて 1 未満となるようにファクタ 2^{-R} によって分母係数をスケーリングすることにより、このようなフィルタについても実装可能となります。ただし、スケーリングを打ち消すために、アキュムレータの出力に対して 2^R の逆ゲインを適用する必要があります。こうすることにより、信号対雑音比（SNR）に悪影響が生じます。

18.4 FMAC レジスタ

18.4.1 FMAC X1 バッファ設定レジスタ（FMAC_X1BUFCFG）

アドレス･オフセット：0x00

リセット値：0x0000 0000

アクセス：ワード･アクセス

このレジスタは、FMAC_PARAM レジスタの START = 0 の場合にのみ変更できます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	FULL_WM[1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
						rw	rw								

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X1_BUF_SIZE [7:0]								X1_BASE [7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25:24 **FULL_WM[1:0]**：バッファ･フル･フラグに対するウォーターマーク

サーキュラ･モードでの動作時に X1 バッファ･フル･フラグをセットする閾値を定義します。バッファ内の空き空間の個数が 2^{FULL_WM} 未満になると、このフラグがセットされます。

0：閾値 = 1

1：閾値 = 2

2：閾値 = 4

3：閾値 = 8

1 よりも大きい閾値を設定すると、1 回の割込みで複数のデータをバッファに転送可能となります。

DMA 書込みリクエストが有効である場合（FMAC_CR レジスタの DMAWEN = 1）、閾値は 1 にセットしてください。

ビット 23:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:8 **X1_BUF_SIZE[7:0]**：X1 バッファに割り当てられたサイズ（16bit ワード単位）

最小バッファサイズは、フィルタのフィードフォワードタップ数（+ ウォーターマーク閾値 - 1）です。

ビット 7:0 **X1_BASE[7:0]**：X1 バッファのベース･アドレス

18.4.2 FMAC X2 バッファ設定レジスタ（FMAC_X2BUFCFG）

アドレス･オフセット：0x04

リセット値：0x0000 0000

アクセス：ワード･アクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X2_BUF_SIZE [7:0]								X2_BASE [7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:8 **X2_BUF_SIZE[7:0]**：X2 バッファのサイズ（16bit ワード単位）

機能の動作中（START = 1）は、このビットフィールドは変更できません。

ビット 7:0 **X2_BASE[7:0]**：X2 バッファのベース･アドレス

係数値の変更などのために、START = 1 の間にも X2 バッファのベース･アドレスは変更可能です。計算中に係数を変更すると結果に影響が生じるため、これを行っている間はフィルタを停止する必要があります。

18.4.3 FMAC Y バッファ設定レジスタ（FMAC_YBUFCFG）

アドレス･オフセット：0x08

リセット値：0x0000 0000

アクセス：ワード･アクセス

このレジスタは、FMAC_PARAM レジスタの START = 0 の場合にのみ変更できます。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	EMPTY_WM[1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.
						rw	rw								

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Y_BUF_SIZE[7:0]								Y_BASE[7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31:26 予約済みであり、リセット値に保持する必要があります。

ビット 25:24 **EMPTY_WM[1:0]**：バッファ･エンプティ･フラグに対するウォーターマーク

サーキュラ･モードでの動作時に Y バッファ･エンプティ･フラグをセットする閾値を定義します。バッファ内の未読値の個数が 2^{EMPTY_WM} 未満になると、このフラグがセットされます。

0：閾値 = 1

1：閾値 = 2

2：閾値 = 4

3：閾値 = 8

1 よりも大きい閾値を設定すると、1 回の割込みで複数のデータをバッファから転送可能となります。DMA 読出しリクエストが有効である場合（FMAC_CR レジスタの DMAREN = 1）、閾値は 1 にセットしてください。

ビット 23:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:8 **Y_BUF_SIZE[7:0]**：Y バッファのサイズ（16bit ワード単位）

FIR フィルタでは、最小バッファ･サイズは 1（+ ウォーターマーク閾値）です。IIR フィルタでは、最小バッファサイズはフィードバックタップ数（+ ウォーターマーク閾値）です。

ビット 7:0 **Y_BASE[7:0]**：Y バッファのベース･アドレス

18.4.4 FMAC パラメータ・レジスタ（FMAC_PARAM）

アドレス・オフセット：0x0C

リセット値：0x0000 0000

アクセス：ワード・アクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
START	FUNC[6:0]							R[7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Q[7:0]								P[7:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

ビット 31 **START**：実行の有効化

0：実行を停止します。

1：実行を開始します。

このビットをセットすると、FUNC ビットフィールドで選択された機能の実行がトリガされます。ソフトウェアでリセットすると、実行中のあらゆる機能が停止します。初期化機能では、このビットはハードウェアによってリセットされます。

ビット 30:24 **FUNC[6:0]**：機能

0：予約済みです。

1：X1 バッファのロード

2：X2 バッファのロード

3：Y バッファのロード

4 から 7：予約済みです。

8：畳み込み（FIR フィルタ）

9：IIR フィルタ（直接型 1）

10 から 127：予約済みです。

機能の動作中（START = 1）は、このビットフィールドは変更できません。

ビット 23:16 **R[7:0]**：入力パラメータ R

このパラメータの値は機能に依存します。

機能の動作中（START = 1）は、このビットフィールドは変更できません。

ビット 15:8 **Q[7:0]**：入力パラメータ Q

このパラメータの値は機能に依存します。

機能の動作中（START = 1）は、このビットフィールドは変更できません。

ビット 7:0 **P[7:0]**：入力パラメータ P

このパラメータの値は機能に依存します。

機能の動作中（START = 1）は、このビットフィールドは変更できません。

18.4.5 FMAC 制御レジスタ（FMAC_CR）

アドレス･オフセット：0x10

リセット値：0x0000 0000

アクセス：ワード･アクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RESET
															rw

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLIP EN	Res.	Res.	Res.	Res.	Res.	DMA WEN	DMA REN	Res.	Res.	Res.	SAT IEN	UNFL IEN	OVFL IEN	WIEN	RIEN
rw						rw	rw				rw	rw	rw	rw	rw

ビット 31:17 予約済みであり、リセット値に保持する必要があります。

ビット 16 **RESET**：FMAC ユニットのリセット。

ライト･ポインタとリード･ポインタ、内部制御ロジック、FMAC_SR レジスタ、FMAC_PARAM レジスタ（アクティブである場合には START ビットを含む）がリセットされます。それ以外のレジスタ設定には影響しません。このビットは、ハードウェアによってリセットされます。

0：リセットが非アクティブです。

1：リセットがアクティブです。

ビット 15 **CLIPEN**：クリッピングの有効化

0：クリッピングが無効です。q1.15 の範囲を超過したアキュムレータの出力の値は折り返されます。

1：クリッピングが有効です。q1.15 の範囲を超過したアキュムレータの出力の値は、符合に応じて正または負の最大値（+1 または -1）に飽和します。

ビット 14:10 予約済みであり、リセット値に保持する必要があります。

ビット 9 **DMAWEN**：DMA ライト･チャネル･リクエストの有効化

0：無効にします。DMA リクエストは生成されません。

1：有効にします。X1 バッファがフルでない間、DMA リクエストが生成されます。

このビットは、FMAC_PARAM レジスタの START = 0 の場合にのみ変更できます。読み出すと、ビットの現在の状態が返されます。

ビット 8 **DMAREN**：DMA リード･チャネル･リクエストの有効化

0：無効にします。DMA リクエストは生成されません。

1：有効にします。Y バッファが空ではない間、DMA リクエストが生成されます。

このビットは、FMAC_PARAM レジスタの START = 0 の場合にのみ変更できます。読み出すと、ビットの現在の状態が返されます。

ビット 7:5 予約済みであり、リセット値に保持する必要があります。

ビット 4 **SATIEN**：飽和エラー割込みの有効化

0：無効。飽和が検出されても割込みは生成されません。

1：有効となっています。SAT フラグがセットされると割込みリクエストが生成されます。

このビットは、ソフトウェアによってセット／クリアされます。読み出すと、ビットの現在の状態が返されます。

ビット 3 **UNFLIEN**：アンダーフロー･エラー割込みの有効化

0：無効。アンダーフローが検出されても割込みは生成されません。

1：有効となっています。UNFL フラグがセットされると割込みリクエストが生成されます。

このビットは、ソフトウェアによってセット／クリアされます。読み出すと、ビットの現在の状態が返されます。

ビット 2 **OVFLIEN**：オーバーフロー･エラー割込みの有効化

0：無効。オーバーフローが検出されても割込みは生成されません。

1：有効となっています。OVFL フラグがセットされると割込みリクエストが生成されます。

このビットは、ソフトウェアによってセット／クリアされます。読み出すと、ビットの現在の状態が返されます。

ビット 1 **WIEN**：書込み割込みの有効化

0：無効。書込み割込みリクエストは生成されません。

1：有効となっています。X1 バッファの FULL フラグがセットされていない間は、割込みリクエストが生成されます。

このビットは、ソフトウェアによってセット／クリアされます。読み出すと、ビットの現在の状態が返されます。

ビット 0 **RIEN**：読出し割込みの有効化

0：無効。読出し割込みリクエストは生成されません。

1：有効となっています。Y バッファの EMPTY フラグがセットされていない間は、割込みリクエストが生成されます。

このビットは、ソフトウェアによってセット／クリアされます。読み出すと、ビットの現在の状態が返されます。

18.4.6 FMAC ステータス･レジスタ（FMAC_SR）

アドレス･オフセット：0x14

リセット値：0x0000 0001

アクセス：ワード･アクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	Res.	Res.	Res.	Res.	SAT	UNFL	OVFL	Res.	Res.	Res.	Res.	Res.	Res.	X1 FULL	Y EMPTY
					r	r	r							r	r

ビット 31:11 予約済みであり、リセット値に保持する必要があります。

ビット 10 **SAT**：飽和エラー･フラグ。

飽和は、演算の結果がアキュムレータの数値範囲を超えたときに発生します。

0：飽和は検出されていません。

1：飽和が検出されています。SATIEN ビットがセットされている場合は、割込みが生成されます。

このフラグは、ユニットのリセットによってクリアされます。

ビット 9 **UNFL**：アンダーフロー･エラー･フラグ。

Y バッファに有効なデータが存在しないときに FMAC_RDATA から読出しを行うとアンダーフローが発生します。

0：アンダーフローは検出されていません。

1：アンダーフローが検出されています。UNFLIEN ビットがセットされている場合は、割込みが生成されます。

このフラグは、ユニットのリセットによってクリアされます。

ビット 8 **OVFL**：オーバーフロー･エラー･フラグ。

X1 バッファに空き空間が存在しないときに FMAC_WDATA への書込みを行うとオーバーフローが発生します。

0：オーバーフローは検出されていません。

1：オーバーフローが検出されています。OVFLIEN ビットがセットされている場合は、割込みが生成されます。

このフラグは、ユニットのリセットによってクリアされます。

ビット 7:2 予約済みであり、リセット値に保持する必要があります。

ビット 1 **X1FULL**：X1 バッファ･フル･フラグ。

利用可能な空間の数が FULL_WM 閾値未満になるとバッファのフル･フラグが立ちます。利用可能な空間の数は、ライトポインタと現在使用中のサンプルの中で最も古いものとの差となります。

0：X1 バッファはフルではありません。WIEN ビットがセットされている場合、このフラグがセットされるまで割込みリクエストがアサートされます。DMAWEN がセットされている場合、このフラグがセットされるまで DMA 書込みチャネル･リクエストが生成されます。

1：X1 バッファはフルです。

このフラグはハードウェアまたはリセットによってクリアされます。

注： X1 バッファの中で利用可能な最後の空間がフィルされた後、X1FULL フラグがハイになるまでに、3 クロック･サイクルの遅延があります。オーバーフローのリスクを回避するために、X1 バッファに書き込んでから FMAC_SR を読み出すまでの間にソフトウェアディレイを挿入することをお勧めします。その代わりに、FULL_WM 閾値を 2 とすることもできます。

ビット 0 **YEMPTY**：Y バッファ･エンプティ･フラグ。

未読データの数が EMPTY_WM 閾値未満になると、バッファのエンプティ･フラグが立ちます。未読データの数は、リードポインタと現在の出力転送先アドレスとの差となります。

0：Y バッファは空ではありません。RIEN ビットがセットされている場合、このフラグがセットされるまで割込みリクエストがアサートされます。DMAREN がセットされている場合、このフラグがセットされるまで DMA 読出しチャネル･リクエストが生成されます。

1：Y バッファは空です。

このフラグはハードウェアまたはリセットによってクリアされます。

注： Y バッファから最後のサンプルが読み出された後、YEMPTY フラグがハイになるまでに、3 クロック･サイクルの遅延があります。アンダーフローのリスクを回避するために、Y バッファから読み出してから FMAC_SR を読み出すまでの間にソフトウェアディレイを挿入することをお勧めします。その代わりに、EMPTY_WM 閾値を 2 とすることもできます。

18.4.7 FMAC ライト･データ･レジスタ（FMAC_WDATA）

アドレス･オフセット：0x18

リセット値：0x0000 0000

アクセス：ワード･アクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDATA[15:0]															
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **WDATA[15:0]**：書込みデータ

このレジスタへのライト･アクセスが発生すると、ライト ポインタで示されているアドレス･オフセットにライト･データが転送されます。ポインタ･アドレスは、毎回のライト･アクセスの後に自動的にインクリメントされます。

18.4.8 FMAC 読出しデータ･レジスタ（FMAC_RDATA）

アドレス･オフセット：0x1C

リセット値：0x0000 0000

アクセス：ワード･アクセス

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RDATA[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

ビット 31:16 予約済みであり、リセット値に保持する必要があります。

ビット 15:0 **RDATA[15:0]**：リード･データ

このレジスタへのリード･アクセスが発生すると、リード･データはリード ポインタで示されているアドレス･オフセットの Y 出力バッファの内容となります。ポインタアドレスは、毎回のリードアクセスの後に自動的にインクリメントされます。

18.4.9 FMAC レジスタマップ

表 118. FMAC レジスタのマップとリセット値

オフセット	レジスタ名	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	FMAC_X1BUFCFG	Res.	Res.	Res.	Res.	Res.	Res.	FULL_WM [1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	X1_BUF_SIZE [7:0]								X1_BASE [7:0]							
	リセット値							0	0									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x04	FMAC_X2BUFCFG	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	X2_BUF_SIZE [7:0]								X2_BASE [7:0]							
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x08	FMAC_YBUFCFG	Res.	Res.	Res.	Res.	Res.	Res.	EMPTY_WM [1:0]		Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Y_BUF_SIZE[7:0]								Y_BASE[7:0]							
	リセット値							0	0									0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x0C	FMAC_PARAM	START	FUNC[6:0]							R[7:0]								Q[7:0]								P[7:0]							
	リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x10	FMAC_CR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RESET	CLIPEN	Res.	Res.	Res.	Res.	Res.	DMAWEN	DMAREN	Res.	Res.	Res.	SATIEN	UNFLIEN	OVFLIEN	WIEN	RIEN
	リセット値																0	0						0	0				0	0	0	0	0
0x14	FMAC_SR	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	SAT	UNFL	OVFL	Res.	Res.	Res.	Res.	Res.	Res.	X1FULL	YEMPTY
	リセット値																						0	0	0							0	1
0x18	FMAC_WDATA	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	WDATA[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x1C	FMAC_RDATA	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	Res.	RDATA[15:0]															
	リセット値																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

レジスタ境界アドレスについては、セクション 2.2 : を参照してください。