Computer Organization & Design实验与课程设计

Lab05-2

流水线处理器—IF、ID设计与集成

Ma De (马德)

made@zju.edu.cn

2022

College of Computer Science, Zhejiang University

Course Outline

- 一、实验目的
- 二、实验环境
- 三、实验目标及任务

实验目的

- 1. 理解流水线CPU的基本原理和组织结构
- 2. 掌握五级流水线的工作过程和设计方法
- 3. 理解流水线取指、译码的设计原理
- 4. 设计流水线测试程序

2022/2/23

实验环境

□实验设备

- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. Sword2.0/Sword4.0开发板
- 3. VIVADO 2017.4及以上开发工具

□材料

无

实验目标及任务

- ■目标:熟悉RISC-V 五级流水线的工作特点,了解取指、译码的原理,掌握IP核的使用方法,集成并测试CPU
- 任务一:设计取指(IF)、译码(ID)模块,替换实验九的流水线CPU并完成集成
 - □设计取指模块,替换OExp05-1的取指模块并完成集成
 - □设计译码模块,替换OExp05-1的译码模块并完成集成
- 任务二:设计流水线测试方案并完成测试

2022/2/23 Chapter 6


RISC-V 流水线处理器的原理介绍

-----取指 (IF) 模块介绍

-----译码 (ID) 模块介绍


2022/2/23 Chapter 6 6

Pipelined RISC-V RV32I Datapath



取指—功能介绍


Instruction Fetch (IF)




■ 取指: 取指阶段涉及程序计数器 (PC) 和指令存储器 (I_Mem); 程序计数器输出作为地址从指令存储器中读取指令。

■ IF_reg_ID: 暂存指令和PC值,以 待下一级使用

■ 程序计数器 (PC)



■程序计数器(PC):本质是一个32位的寄存器,用于锁存地址,其输出作为访存地址读指令存储器,访存结果为当前指令内容。



■程序计数器 (PC)

- 模块名: REG32
 - □上升沿触发: clk
 - □使能信号: CE
 - □ 同步复位: rst=1
 - □ 数据输入: D(31:0)
 - □ 数据输出: Q(31:0)
- ■参考描述结构


```
module REG32(input clk,
```

.


always @(posedge clk or posedge rst)
 if (rst==?) Q <= ? ;
 else if (?) Q <= ? ;</pre>

endmodule






■ 加法器 (add)



■ 加法器 (add):本质是一个二输入32位的加法器,用于计算PC+4形成顺序执行程序时新的PC值。



■ 加法器 (add)


- 模块名: add_32 □数据输入: a(31:0) □数据输入: b(31:0) □数据输出: c(31:0)
- ■参考描述结构

```
module add_32(input [31:0] a,
input [31:0] b,
output [31:0] c
);
```


• • • • •

endmodule






■ 多选器(MUX2T1_32)



■ 多选器(MUX2T1_32):本质是一个32位二选一的多路器,用于选择PC的更新值,当PCSrc=0;选择PC+4,当PCSrc=1;选择跳转目标地址。




2022/2/23


■ 多选器(MUX2T1_32)

```
■ 模块名: MUX2T1 32
   □ 数据输入: I0(31:0)
   □ 数据输入: I1(31:0)
   □ 数据输入: S
   □ 数据输出: O(31:0)
■参考描述结构
module MUX2T1_32(input [31:0] I0,
                  input [31:0] I1,
                  input sel,
                  output reg[31:0] o
                  );
endmodule
```





■ 指令存储器 (I_Mem)




■ 指令存储器:本质是一个异步ROM,输入地址则输出数据,用于存储CPU的指令(I_Mem不是CPU的内部部件,只在构建SOC系统时才用到)。

可直接仿照 OExp01由IP 工具生成


15

2022/2/23 Chapter 9

■ 取指-译码寄存器(IF_reg_ID)



■ 取指-译码寄存器(IF_reg_ID): 本质是一个寄存器,用于寄存PC 值和指令存储器输出的指令。



取指一部件介绍

■ 取指-译码寄存器(IF_reg_ID)


- O IF_reg_ID
 - € 流水线CPU取指和译码之间的寄存器
 - € 存储PC值和指令

◎基本功能

€ 寄存IF级的输出指令,分割IF级和ID级的指令或控制信号,防止相互干扰,在IF级执行结束时将指令的控制信号传递至下一级。

◎接口要求

€ 取指译码寄存器接口如图:



取指-译码寄存器接口: IF_reg_ID.v

```
IF_reg_ID(
module
                                     //寄存器时钟
                    clk IFID,
        input
                                     //寄存器复位
                    rst IFID,
        input
                                     //寄存器使能
              en IFID,
        input
        input [31:0] PC_in_IFID, //PC输入
        input [31:0] inst in IFID, //指令输入
        output reg [31:0] PC out IFID, //PC输出
        output reg [31:0] inst out IFID //指令输出
   always @(posedge clk_IFID or posedge rst_IFID)
             if (rst IFID==?) ..... <= ?;
             else if (? ) ..... <= ? ;
```


endmodule

2022/2/23 Chapter 9

18

译码—功能介绍 • Instruction Decoder(ID


译码器即 为单周期 CPU中的控 制器



- ■译码:译码阶段涉及寄存器堆(RegisterFiles)和译码器、立即数生成单元(ImmGen);从寄存器堆可以读取操作数,译码器对指令进行解析产生各种各种控制信号,立即数生成单元根据控制信号和输入指令生成各种类型的立即数。
 - ID_reg_Ex: 暂存PC值,寄存器读取数据,立即数和控制信号以待下一级使用


ID_reg_Ex 寄存器

译码—部件介绍 · 寄存器堆(RegFiles)




译码—部件介绍

■ 立即数生成单元(ImmGen)



■ 立即数生成单元: 根据输入指令生成立即数。




可直接调用 OExp04立即 数生成模块

ID_reg_Ex 寄存器


译码—部件介绍

■ 译码模块/控制器



译码—部件介绍

■ 译码-执行寄存器 (ID reg Ex)



- ■任务一:设计取指(IF)、译码(ID)模块,替换实验九的流水线CPU并完成集成
 - □设计取指模块,替换OExp05-1的取指模块并完成集成
 - □设计译码模块,替换OExp05-1的译码模块并完成集成

2022/2/23 Chapter 6 24


取指模块、IF_reg_ID寄存器 设计集成

2022/2/23 Chapter 9 25

Pipeline—IF

取指模块接口

- OPipeline_IF
 - € 流水线CPU第一阶段
 - € 根据程序计数器从指令存储器中取出指令
- ◎基本功能
 - € 由程序计数器获取PC值及PC值的更新
 - € 由PC值获取指令
- ◎接口要求
 - € 取指模块接口如图:



取指模块接口信号标准: Pipeline_IF.v

```
        module
        Pipeline_IF(

        input
        clk_IF, //时钟

        input
        rst_IF, //复位

        input
        en_IF, //使能

        input
        [31:0] PC_in_IF, //取指令PC输入


        input
        PCSrc, //PC输入选择

        output reg [31:0] PC_out_IF
        );
```

endmodule

(PCSrc=(Branch&zero)|(BranchN&(~zero))|Jump)

2022/2/23 Chapter 9 27




2022/2/23 Chapter 9

28

拷贝下列模块到Pipeline_IF工程目录:
MUX2T1_32、REG32、add_32

添加模块路径到Pipeline_IF工程目录:

2022/2/23 Chapter 9



2022/2/23 Chapter 9 30

➤ ** Pipeline_IF (Pipeline_IF.v) (4)


 ➤ ** Four: Pipeline_IF_xlconstant_0_0 (Pipeline_IF_xlconstant_0_0.xci)

 ➤ ** MUX2T1_32: Pipeline_IF_MUX2T1_32_0_0 (Pipeline_IF_MUX2T1_32_0_0.xci)

> PC: Pipeline_IF_REG32_0_0 (Pipeline_IF_REG32_0_0.xci)

> P add_32: Pipeline_IF_add_32_0_0 (Pipeline_IF_add_32_0_0.xci)






2022/2/23 Chapter 9 31

Pipeline—IF_reg_ID

取指-译码寄存器接口

- O IF_reg_ID
 - € 流水线CPU取指和译码之间的寄存器
 - € 存储PC值和指令
- ◎基本功能
 - € 寄存IF级的输出指令,分割IF级和ID级的指令或控制信号,防止相互干扰,在IF级执行结束时将指令的控制信号传递至下一级。
- ◎接口要求
 - € 取指译码寄存器接口如图:



取指-译码寄存器接口: IF_reg_ID.v

```
module
       IF_reg_ID(
                                    //寄存器时钟
                   clk IFID,
        input
                                   //寄存器复位
                   rst IFID,
        input
                                   //寄存器使能
                   en IFID,
        input
                                   //PC输入
        input [31:0] PC in IFID,
                                   //指令输入
        input [31:0] Inst in IFID,
        output reg [31:0] PC out IFID, //PC输出
        output reg [31:0] inst out IFID //指令输出
endmodule
```


2022/2/23 Chapter 9 33

译码模块、ID_reg_Ex寄存器 设计集成

2022/2/23 Chapter 9 34

Pipeline—ID 译码模块接口

- OPipeline_ID
 - € 流水线CPU第二阶段
 - E 指令译码
- ◎基本功能
 - € 译码是指将从指令存储器取指的指令进行翻译的过程 ; 译码之后产生各种控制信号,同时寄存器堆根据所 需操作数寄存器的索引读出操作数,立即数生成单元 输出所需立即数。
- ◎接口要求
 - € 译码模块接口如图:



译码模块接口: Pipeline_ID.v


```
module Pipeline_ID(
    input clk_ID, //时钟
    input rst_ID, //复位
    input RegWrite_in_ID, //寄存器堆使能
    input [4:0] Rd_addr_ID, //写目的地址输入
    input [31:0] Wt_data_ID, //写数据输入
    input [31:0] Inst_in_ID, //指令输入
```

2022/2/23 Chapter 9 36

译码模块接口: Pipeline_ID.v

output reg [31:0] Rd addr out ID, //写目的地址输出 output reg [31:0] Rs1 out ID, //操作数1输出 output reg [31:0] Rs2_out_ID, //操作数2输出 output reg [31:0] Imm_out_ID, //立即数输出 ALUSrc B ID, //ALU B端输入选择 output reg output reg [2:0] ALU_control ID, //ALU控制 Branch ID, //Beq控制 output reg BranchN ID, //Bne控制 output reg MemRW_ID, //存储器读写 output reg output reg Jump ID, //Jal控制 output reg [1:0] MemtoReg ID, //寄存器写回选择 RegWrite out ID, //寄存器堆读写 output reg


endmodule




2022/2/23

拷贝下列模块到Instruction_Decoder工程目录:
ImmGen、Regs、SCPU Ctrl

添加模块路径到Instruction_Decoder工程目录:








Pipeline—ID_reg_Ex

译码-执行寄存器接口

- O ID_reg_Ex
 - € 流水线CPU译码和执行之间的寄存器
 - € 存储ALU数据和控制信号
- ◎基本功能
 - € 寄存ID级的输出指令,分割ID级和EX级的指令或控制信号,防止相互干扰,在ID级执行结束时将指令的控制信号传递至下一级。。
- ◎接口要求
 - € 译码执行寄存器接口如图:



译码-执行寄存器接口: ID_reg_Ex.v

module	ID_reg_Ex(
	input	clk_IDEX,	//寄存器时钟
	input	rst_IDEX,	//寄存器复位
	input	en_IDEX,	//寄存器使能
	input [31:0]	PC_in_IDEX,	//PC输入
	input [4:0]	Rd_addr_IDEX,	//写目的地址输入
	input [31:0]	Rs1_in_IDEX,	//操作数1输入
	input [31:0]	Rs2_in_ID EX,	//操作数2输如
	input [31:0]	<pre>Imm_in_IDEX ,</pre>	//立即数输入
	input	ALUSrc_B_in_IDEX,	//ALU B输入选择
	input [2:0]	ALU_control_in_IDEX,	//ALU选择控制
	input	Branch_in_IDEX,	//Beq
	input	BranchN_in_IDEX,	//Bne
	input	MemRW_in_IDEX,	//存储器读写
	input	Jump_in_IDEX,	//Jal
	input [1:0]	MemtoReg_in_IDEX,	//写回选择
	input	RegWrite_in_IDEX,	//寄存器堆读写
2022/2/22			Chantar

2022/2/23


译码-执行寄存器接口: ID reg Ex.v

```
//PC输出
output reg[31:0]
              PC out IDEX,
                                    //目的地址输出
              Rd addr out IDEX
output reg[4:0]
                                    //操作数1输出
              Rs1 out IDEX,
output reg[31:0]
                                    //操作数2输出
              Rs2 out ID EX,
output reg[31:0]
                                    //立即数输出
output reg[31:0]
              Imm out IDEX,
              ALUSrc_B out IDEX, //ALU B选择
output reg
                                    //ALU控制
              ALU control out IDEX,
output reg[2:0]
              Branch out IDEX,
                                    //Beq
output reg
              BranchN out IDEX,
                                    //Bne
output reg
              MemRW out IDEX,
                                    //存储器读写
output reg
              Jump out IDEX,
                                    //Jal
output reg
              MemtoReg out IDEX,
                                    //写回
output reg [1:0]
              RegWrite out IDEX
                                     //寄存器堆读写
output reg
  );
```

endmodule

IF、ID模块替换与流水线CPU集成

流水线CPU集成



清理Exp05-1工程

- □移除工程中的取指、译码模块
- □ 建议用Exp05-1资源重建工程


设计要点

本实验设计

拷贝下列模块到Pipeline_CPU工程目录: ✓ Pipeline_IF、IF_reg_ID、Pipeline_ID、ID_reg_Ex、

添加模块路径到Pipeline_CPU工程目录:

流水线CPU集成----替换取指、译码模块




□ 集成Pipeline CPU 的模块层次结构

五级模块、四 个寄存器

A Pipeline_CPU (Pipeline_CPU.bd) (11)

- Pipeline_CPU_Ex_reg_Mem_0_0 (Pipeline_CPU_Ex_reg_Mem_0_0.xci)
- Pipeline_CPU_ID_reg_Ex_0_0 (Pipeline_CPU_ID_reg_Ex_0_0.xci)
- Pipeline_CPU_IF_reg_ID_0_0 (Pipeline_CPU_IF_reg_ID_0_0.xci)
- Pipeline_CPU_Mem_reg_WB_0_0 (Pipeline_CPU_Mem_reg_WB_0_0.xci)
- Pipeline_CPU_Pipeline_Ex_0_0 (Pipeline_CPU_Pipeline_Ex_0_0.xci)
- Pipeline_CPU_Pipeline_ID_0_0 (Pipeline_CPU_Pipeline_ID_0_0.xci)
- Pipeline_CPU_Pipeline_IF_0_0 (Pipeline_CPU_Pipeline_IF_0_0.xci)
- ₱☐
 Pipeline_CPU_Pipeline_Mem_0_0 (Pipeline_CPU_Pipeline_Mem_0_0.xci)
- Pipeline_CPU_Pipeline_WB_0_0 (Pipeline_CPU_Pipeline_WB_0_0.xci)
- Pipeline_CPU_xlconstant_0_0 (Pipeline_CPU_xlconstant_0_0.xci)
- Pipeline_CPU_xlslice_0_1 (Pipeline_CPU_xlslice_0_1.xci)

流水线CPU集成



■任务二:设计流水线测试方案并完成测试

物理验证

□使用DEMO程序目测CPU运行情况


- DEMO接口功能
 - □ SW[8]=0, SW[2]=0(全速运行)
 - □ SW[8]=0, SW[2]=1(自动单步)
 - □ SW[8]=1, SW[2]=x(手动单步)

□用汇编语言设计测试程序

- 测试ALU指令(R-格式译码\I-立即数格式译码)
- 测试LW指令(I-格式译码)
- ■测试SW指令(S-格式译码)
- 测试分支指令(B-格式译码)

物理验证

- □ 为更好追踪流水线CPU的特点,VGA显示的接口稍有调整,分别从取指、译码、执行、访存、写回进行显示,请采用更新版本的IP
- □ 实验中选取了部分信号进行观测,若想观察其他信号,请 参照Lab04将其他待测信号引出即可



测试程序参考:

□方案一: 无冒险的流水线测试(p.mem)

```
#baseAddr 0000
         addi x1,x0,0x1
                             #x1 = 0x1
main:
         addi x2,x0,0x1
                            #x2 = 0x1
         addi x3,x0,0x1
                            #x3 = 0x1
         addi x4,x0,0x1
                             #x4 = 0x1
         lw x5,0x8(x0)
                         \#x5 = 0x80000000
         add x6,x1,x1
                             #x6 = 0x2
         xor x7,x1,x2
                            #x7 = 0
         sub x8,x2,x1
                             #x8 = 0
                         #x9 = 0xFFFFFFF
         ori x9,x3,-1
         and x10,x4,x3
                             #x10 = 0x2
                             #mem(1)=
         sw x5,0x4(x0)
                             0x80000000
                          #x11 = 0x1
         slt x11,x6,x5
                            #x12 = 0xAA
         xori x12,x7,0xAA
         srl x13,x5,x1
                         #X13=0x40000000
         andi x14,x8,0x1
                            #x14 = 0x1
         or x15,x9,x3
                          #x15=0xFFFFFFF
         add x16,x10,x10
                            #x16 = 0x4
                           #x17 = 0x1
         xor x17,x11,x8
         lw x18,0x4(x0)
                         #x18=0x80000000
```

```
slt x19,x12,x4
                  #x19=0
srli x20,x13,0x1
                  \#x20 = 0x20000000
and x21,x14,x6
                  #x21=0
sub x22,x5,x1
                  #x22 = 0x7FFFFFFF
addi x23,x10,0x1
                  #x23 = 0x3
                  #x24= 0xFFFFFFB
or x24,x16,x9
xor x25,x19,x11
                  #x25 = 0x1
andi x26,x20,0xFF
                  #x26= 0x200000FF
add x27,x18,x3
                   #x27= 0x80000001
srl x28,x20,x2
                  #x28= 0x10000000
ori x29,x19,0xAF
                  #x29 = 0xAF
add x30,x20,x1
                  #x30= 0x20000001
                   #x31= 0x80000000
lw x31,0x8(x0)
jal x0, main
add x0,x0,x0
add x0,x0,x0
add x0,x0,x0
```

测试程序参考:

□方案二: 有冒险的流水线测试(h.mem)

```
#baseAddr 0000
                                                                        #x17 = 0x1
                                                    xor x17,x11,x8
         addi x1,x0,0x1
                             #x1 = 0x1
main:
                                                    lw x18,0x4(x0)
                                                                        #x18= 0x80000000
         addi x2,x0,0x1
                             #x2 = 0x1
                                                    slt x19,x12,x4
                                                                         #x19=0
         addi x3,x0,0x1
                             #x3 = 0x1
                                                    srli x20,x13,0x1
                                                                         #x20= 0x20000000
         addi x4,x0,0x1
                             \#x4 = 0x1
                                                    and x21,x14,x10
                                                                        #x21 = 0x1
         lw x5,0x8(x0)
                             \#x5 = 0x80000000
                                                    bne x14,x12,loop2
         add x6.x5.x1
                            #x6 = 0x80000001
                                                    addi x0,x0,0x0
                            #x7 = 0
         xor x7,x1,x2
                                                    loop2:sub x22,x5,x1
                                                                        #x22 = 0x7FFFFFFF
         sub x8,x1,x7
                             #x8 = 0x1
                                                    addi x23,x10,0x1
                                                                        #x23 = 0x2
         ori x9,x3,-1
                             #x9 = 0xFFFFFFF
                                                    or x24,x16,x9
                                                                        #x24= OxFFFFFFF
         and x10,x4,x3
                            #x10 = 0x1
                                                                        #x25 = 0x0
                                                    xor x25,x19,x11
                        #mem(1)=0x8000000
         sw x5,0x4(x0)
                                                                        #x26= 0x200000FF
                                                    andi x26,x20,0xFF
         slt x11,x6,x5
                            #x11 = 0x0
                                                    add x27,x18,x3
                                                                        #x27= 0x80000001
                            #x12 = 0xAA
         xori x12,x7,0xAA
                                                                        #x28= 0x10000000
                                                    srl x28,x20,x2
         beg x3,x8,loop1
                                                    ori x29,x19,0xAF
                                                                        #x29 = 0xAF
         addi x0,x0,0x0
                                                    add x30,x20,x1
                                                                        \#x30 = 0x20000001
         add x0,x0,x0
                                                    lw x31,0x8(x0)
                                                                        #x31 = 0x80000000
loop1:
         srl x13,x5,x1
                             #x13 = 0x40000000
                                                   jal x0, main
         andi x14.x8.0x1
                             #x14 = 0x1
                                                    add x0,x0,x0
         or x15,x9,x3
                             #x15= 0xFFFFFFF
                                                    add x0,x0,x0
         add x16,x10,x10
                            #x16 = 0x2
                                                    add x0,x0,x0
```

设计测试记录表格

- □ALU指令测试结果记录
 - ■自行设计记录表格

