Computer Organization & Design实验与课程设计

Lab05-4

流水线处理器—冒险与stall

Ma De (马德)

made@zju.edu.cn

2022

College of Computer Science, Zhejiang University

Course Outline

- 一、实验目的
- 二、实验环境
- 三、实验目标及任务

实验目的

- 1. 理解流水线CPU的基本原理和组织结构
- 2. 掌握五级流水线的工作过程和设计方法
- 3. 理解流水线CPU停机的原理与解决办法
- 4. 设计流水线测试程序

2022/2/23

实验环境

□实验设备

- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. Sword 2.0/Sword4.0开发板
- 3. VIVADO 2017.4及以上开发工具

□材料

无


实验目标及任务

- 目标: 熟悉RISC-V 五级流水线的工作特点,了解流水线冒险的产生原因及解决办法,掌握IP核的使用方法,集成并测试CPU
- 任务一:集成设计利用stall解决冒险的流水线CPU,在lab05-3的基础上完成
 - □设计冒险检测及stall消除冒险的流水线CPU
 - □替换 lab05-3的CPU为本实验集成的带stall处理的流水线CPU
- 任务二:设计流水线测试方案并完成测试

2022/2/23

RISC-V 流水线冒险的原理介绍

Pipelined RISC-V RV32I Datapath



Pipelining Hazards

- 流水线冒险: 在下一个时钟周期中下一条指令无法正常执行; 引起冒险的原因有多种,大致分为以下三种
 - □**结构冒险(Structural hazard)**: 硬件不支持多条指令在同一时 钟周期执行
 - □**数据冒险(Data hazard)**: 当前指令的执行需要等待前一条指令的数据结果
 - ■**控制冒险(Control hazard)**: 指令非顺序执行而导致下一条执行的指令不是真实期望的

Structural Hazard-- Problem

- □结构冒险(Structural hazard):也称为硬件资源冲突
- 在流水线执行期间,两条及以上指令同一时间对同一个硬件资源发起使用的请求
- 因缺乏硬件支持而导致指令无法在预定的时钟周期内执行

resource
conflicts

-Register File conflicts
-Other units conflicts

Structural Hazard-- Solution

一Memory conflicts
① 将后续的第(i+3)条指令推迟一拍进入流水线。

解决主
存资源
冲突的
方法
② 增设一个存储器。将指令和数据分别存放在两个存储器中。
① 采用先行控制技术,或在处理器内部设置指令缓冲队列。

· Solution 1: 按序使用资源,其他指令需要暂停执行

• Solution 2: 增加更多的硬件支持单元

Can always solve a structural hazard by adding more hardware!

Structural Hazard-- Solution

Memory Access

add t0, t1, t2


or t3, t4, t5

slt t6, t0, t3

sw t0, 4(t3)


lw t0, 8(t3)

- Instruction and data memory used simultaneously
 - ✓ Use two separate



Structural Hazards--Solution

-Register File conflicts



- •每条指令: -在解码阶段最多可以读取两个操作数
 - -在回写阶段可以写入一个值
- •每个周期可以同时进行三个访问


Structural Hazards--Solution

-Register File conflicts

- posative edge for write operation
- □ negative edge for read operation


Double Bump

Structural Hazard



□ 寄存器堆读写端口分开,数据 存储器和指令存储器也分离, 因此,本实验中不会存在结构 冲突





2022/2/23

Data Hazard--Problem

- □数据冒险(Data hazard): 也称为数据相关
 - □ 后一条指令的执行需要前一条指令的执行结果,而此时前一 条指令的结果还未产生
 - □ 当指令i先于指令j执行时,以下三种情况均会发生数据冒险:
 - RAW(Read After Write): 当指令i写回结果之前,指令j就已经对此结果发起读操作
 - WAW(Write After Write): 当指令i写回结果之前,指令j 就已经将结果写回
 - WAR(Write After Read): 当指令i读取数据之前,指令j就已经将结果写回

Data Hazard -- Problem

□三种数据冒险的举例

(1) 读后写(WAR)相关 — MUL R1, R2 ; (R1)×(R2)→R1, ADD R3, R1 ; (R1)+(R3)→R3


(2) 写后读(RAW)相关 — MUL R1, R 2 ; (R1)×(R2)→R1
MOV R2, #00H ; 0→R2

(3) 写后写(WAW) 相关── MUL R1, R2 ; (R1)×(R2)→R1 MOV R1, #00H ; 0→R1

□本实验实现的是基本流水线,所有的数据冒险都属于RAW数据 冒险,后续只针对此类型做讨论

Data Hazard -- Problem


RAW数据冒险



□指令SUB和OR的源操作数都依赖于ADD的计算结果,若不采取 应对措施,则在SO结果写回之前,错误的值会被提前读走

Data Hazard----Solution 1: Stalling


□硬件解决方法:流水线阻塞(stall),使数据相关的后续指令 延迟执行,也称为插入气泡(bubble)



- Bubble:
- 其作用类似于空指令(NOP),通过硬件控制使流水线不执行 有效的操作

Data Hazard----Solution 2: NOP

□软件解决方法:插入空操作(NOP),使数据相关的后续指令 延迟执行。



- NOP:
- -空指令(NOP),执行不影响运算结果的无关指令(addi x0,x0,0)

Data Hazard----Stall & nop


- □ stall: 硬件检测到数据相关问题后,通过硬件阻塞流水线的方式来防止指令的误执行。
- □nop:人为检查到数据相关问题后,通过编译时预先插入空操作指令nop的方式来延迟指令的执行。
- □两种方式虽然都使得流水线能够正常的执行操作,但延迟下一 条指令执行的方式使CPU性能大打折扣

The better solution?

20

Data Hazard---- Solution 3: Forwarding


□硬件解决方法:前递(forwarding),又称为旁路(bypassing) 将数据通路生成的中间数据直接往前传递到ALU的输入端,参与 下一条指令的运算。



2022/2/23

Data Hazard---- Solution 3: Forwarding

□如图:将ADD指令执行阶段的输出值前递到SUB指令的执行阶段的输入,替换SUB指令在第二阶段读出的寄存器SO的值(无需等待寄存器的值被写回,避免RAW)




• Forwarding:

-前递,将结果提前传递到下一指令的ALU作为操作对象,所以当且仅当下一条指令的需求时间晚于当前指令结果的产生时间,前递才有效。




2022/2/23

Detect Need for Forwarding




Data Hazard-- Problem:Load Data Hazard

□载入一使用型数据冒险:如图,当一条load指令后为一条需要使用其结果的R型指令后,直接前递是无效的(此时,阻塞流水线操作是无法避免的)。



Data Hazard-- solution:Load Data Hazard

□载入—使用型数据冒险解决办法: stall+forwarding; 流水线停顿一个时钟周期之后再采用前递的方式。




2022/2/23 Chapter 9

25

Data Hazard---- Solution 4: Scheduling

□编译器进行指令顺序调整来解决数据冒险。

```
    eg: RISC-V code for A[3]=A[0]+A[1];
    A[4]=A[0]+A[2]
```



Code Scheduling to Avoid Stalls

26

Data Hazard

□针对各种情况导致的数据冒险,本实验统 一采用pipeline stall的方式来进行解决

Data Hazard ----- 检测机制

- 口针对数据关联引起的冒险,出现在Mem阶段
- □检测条件:

■ MEM hazard

if (EX/MEM.RegWrite and Rs1_used) and (ID.RegisterRs1≠0)

```
and (EX/MEM.RegisterRd = ID.RegisterRs1)) Data_stall = 1
```

if (EX/MEM.RegWrite and Rs2_used)
 and (ID.RegisterRs2≠0)
 and (EX/MEM.RegisterRd = ID.RegisterRs2)) Data stall = 1

Data Hazard ----- 检测机制

- 口针对数据关联引起的冒险,出现在EX阶段
- □检测条件:

■ Ex hazard

if (ID/EX.RegWrite and Rs1_used)
 and (ID.RegisterRs1≠0)
 and (ID/EX.RegisterRd = ID.RegisterRs1)) Data stall = 1



29

if (ID/EX.RegWrite and Rs2_used)
 and (ID.RegisterRs2≠0)
 and (ID/EX.RegisterRd = ID.RegisterRs2)) Data stall = 1

Data Hazard ----- stall解决

□检测到Data Hazard ,拉高Data_stall 标志信号,此时采取停机操作,在译码和执行之间插入NOP指令

```
if (Data_stall) begin
en_IF= 0;
en_IFID= 0;
NOP_IDEX= 1;
end
else begin
en_IF= 1;
en IFID= 1;
```

Insert nop and disable RegWriet,MemRW

NOP_IDEX=0; end Chapter 9

Control Hazards----problem

□控制冒险:当PC值不按顺序执行时,流水线中指令的正常执行会被阻塞。

□ 分支、跳转等引起的控制冒险(分支冒险)


□ 异常、中断等引起的控制冒险

2022/2/23 Chapter 9

31

Control Hazards----problem: beq


□ 如图,beq指令只执行之后,下一条指令应该等待其执行完成才知道 其目标地址,此时若不采取措施,pc会顺序的开始sub操作,显然不 是期望的结果



Control Hazards----solution1: stalling/nop


类似于数据冒险的解决,针对控制冒险,仍然可以采用硬件阻塞流水 线或软件插入nop指令的方式延迟指令的执行。(同样的问题是,流 水线的性能会受影响)

beq t0, t1, label sub t2, s0, t5 or t6, s0, t3 label: xxxxxx



Control Hazards---solution2:Branch Prediction

□分支预测(Branch Prediction):分为静态预测(简单预测分支指令的条件总是满足或不满足)和动态预测(根据实际执行情况动态调整预测位),预测准确则无时间损失,若预测不准确则对分支后不该执行的指令进行冲刷。



Control Hazard

口针对各种情况导致的控制冒险,本实验统 一采用pipeline stall的方式来进行解决

Control Hazard ----- 检测机制

- 口本实验会改变PC的指令为beq;bne;jal; 因此只需检测这三条指令即可 译码阶
- □检测条件: if(Branch_ID=1 or

BranchN_ID=1 or Jump_ID=1)

or (Branch_out_IDEX = 1 or

BranchN_out_IDEX=1 or Jump_out_IDEX = 1)

or (Branch_out_EXMem= 1 or BranchN_out_EXMem=1 or Jump_out_EXMem = 1))

Control_stall =1



段

执行阶

Control Hazard ----- stall解决

□检测到Control Hazard ,拉高Control_stall 标志信号,此时采取停机操作,在取指和译码之间插入NOP指令

```
if (Control_stall) begin

NOP_IFID= 1;
end
else begin

NOP_IFID=0;
end
```

- 任务一:集成设计利用stall解决冒险的流水线CPU,在lab05-3的基础上完成
 - □设计冒险检测及stall消除冒险的流水线CPU
 - □ 替换lab05-3的CPU为本实验集成的带stall处理的流水线CPU


RTL代码组织实现

具体方法请参照 lab04,此处以原 理图方式参考供 端口连接使用

冒险检测及stall解决的CPU设计与 集成

Stall 冒险检测及处理单元

- **o** stall
 - € 根据冒险相关性特点停顿流水线
- ◎基本功能
 - € 检测数据冒险和控制冒险
 - € 根据冒险类型,停顿流水线
- ◎接口要求
 - & stall模块接口如图:



stall模块接口信号标准: stall.v

```
module
        stall(
                            //复位
input rst stall,
                            //执行阶段寄存器写控制
input RegWrite out IDEX,
input [4:0]Rd addr out IDEX,
                            //执行阶段寄存器写地址
                            //访存阶段寄存器写控制
input RegWrite out EXMem,
                            //访存阶段寄存器写地址
input [4:0]Rd addr out EXMem,
                            //译码阶段寄存器读地址1
input [4:0]Rs1 addr ID,
                            //译码阶段寄存器读地址2
input [4:0]Rs2 addr ID,
                            //Rs1被使用
input Rs1 used,
                            //Rs2被使用
input Rs2 used,
input Branch ID,
                            //译码阶段beq
                            //译码阶段bne
input BranchN ID,
                            //译码阶段jal
input Jump ID,
                            //执行阶段beq
input Branch_out_IDEX,
input BranchN out IDEX,
                            //执行阶段bne
input Jump out IDEX,
                            //执行阶段jal
                            //访存阶段beg
input Branch out EXMem,
                            //访存阶段bne
input BranchN out EXMem,
input Jump_out_EXMem,
2022/2/23
                            //访存阶段jal
```

stall模块接口信号标准: stall.v

```
//流水线寄存器的使能及NOP信号
output en_IF,
output en IFID,
output NOP IFID,
output NOP IDEx,
```

endmodule

2022/2/23 Chapter 9 42


- ○由于数据冒险的检测涉及到寄存器堆的2个读地址信号,源寄存器是否被使用,以及寄存器堆的Double Bump问题;因此译码阶段需要修改
- ○检测到冒险后,需要插入NOP指令,建议重新修改流水线寄存器将每一级的PC、指令以及表征是否有效(valid)等信号引出便于更加细致地观察流水线执行状态

译码模块、流水线寄存器 重新设计集成

Pipeline—IF_reg_ID

取指-译码寄存器接口

- O IF_reg_ID
 - € 流水线CPU取指和译码之间的寄存器
 - € 存储PC值和指令
- ◎基本功能
 - € 寄存IF级的输出指令,分割IF级和ID级的指令或控制信号,防止相互干扰,在IF级执行结束时将指令的控制信号传递至下一级。
- ◎接口要求
 - € 取指译码寄存器接口如图:



2022/2/23


取指-译码寄存器接口: IF reg ID.v

```
module
        IF reg ID(
                                      //寄存器时钟
                        clk IFID,
         input
                         rst IFID,  //寄存器复位
         input
                         en IFID,  //寄存器使能
         input
                        PC in IFID, //PC输入
         input [31:0]
                        inst in IFID, //指令输入
         input [31:0]
                        NOP IFID, //插入NOP使能
         input
         output reg [31:0] PC_out IFID, //PC输出
         output reg [31:0] inst out IFID //指令输出
                        valid IFID //寄存器有效
         output reg
                              else if(NOP_IFID) begin
endmodule
                                      PC out IFID <= 32'h00000000;
                                      inst out IFID <= 32'h00000013;
                              //nop:addi x0,x0,0x0
                                      valid_IFID <= 1'b0; Chapter 9</pre>
```

2022/2/23

Pipeline—ID 译码模块接口

- OPipeline_ID
 - € 流水线CPU第二阶段
 - E 指令译码
- ◎基本功能
- ◎接口要求
 - € 译码模块接口如图:



Chapter 9

译码模块接口: Pipeline_ID.v

```
module Pipeline_ID(
    input clk_ID, //时钟
    input rst_ID, //复位
    input RegWrite_in_ID, //寄存器堆使能
    input [4:0] Rd_addr_ID, //写目的地址输入
    input [31:0] Wt_data_ID, //写数据输入
    input [31:0] Inst_in_ID, //指令输入
```

译码模块接口:Pipeline_ID.v

```
output reg [31:0] Rd addr out ID, //写目的地址输出
output reg [31:0] Rs1 out ID, //操作数1输出
output reg [31:0] Rs2_out_ID, //操作数2输出
output reg [4:0] Rsl_ addr ID, //寄存器地址1
output reg [4:0] Rs2 addr ID, //寄存器地址2
          Rs1 used,
                          //Rs1被使用
output reg
         Rs2_used,  //Rs2被使用
output reg
output reg [31:0] Imm out ID, //立即数输出
             ALUSrc B ID, //ALU B端输入选择
output reg
             ALU control ID, //ALU控制
output reg [2:0]
             Branch ID, //Beq控制
output reg
             BranchN ID,
                          //Bne控制
output reg
             MemRW_ID, //存储器读写
output reg
             Jump ID, //Jal控制
output reg
             MemtoReg ID, //寄存器写回选择
output reg [1:0]
             RegWrite out ID, //寄存器堆读写
output reg
```

Pipeline—ID_reg_Ex

译码-执行寄存器接口


- O ID_reg_Ex
 - € 流水线CPU译码和执行之间的寄存器
 - € 存储ALU数据和控制信号

◎基本功能

€ 寄存ID级的输出指令,分割ID级和EX级的指令或控制信号,防止相互干扰,在ID级执行结束时将指令的控制信号传递至下一级。。

◎接口要求

€ 译码执行寄存器接口如图:



译码-执行寄存器接口: ID reg Ex.v

module ID_reg_Ex(

```
//寄存器时钟
         clk IDEX,
input
                              //寄存器复位
          rst IDEX,
input
                              //寄存器使能
          en IDEX,
input
                             //插入NOP使能
          NOP IDEX,
input
          valid in IDEX,
                             //有效
input
                             //PC输入
input[31:0] PC in IDEX,
                              //指令输入
input[31:0] Inst in IDEX,
                              //写目的地址输入
          Rd addr IDEX,
input[4:0]
          Rs1 in IDEX,
                              //操作数1输入
input[31:0]
                              //操作数2输如
input[31:0] Rs2 in ID EX,
          Imm_in IDEX,
                              //立即数输入
input[31:0]
                             //ALU B输入选择
          ALUSrc B in IDEX,
input
          ALU control in IDEX, //ALU选择控制
input[2:0]
          Branch in IDEX,
                              //Beq
input
          BranchN in IDEX,
                              //Bne
input
                              //存储器读写
          MemRW in IDEX,
input
          Jump in IDEX,
                              //Jal
input
```

译码-执行寄存器接口: ID_reg_Ex.v

input [1:0]	MemtoReg_in_IDEX,	//写回选择
input	RegWrite_in_IDEX,	//寄存器堆读写
<pre>output reg[31:0]</pre>	PC_out_IDEX,	//PC输出
<pre>output reg[31:0]</pre>	Inst_out_EXMem,	//inst输出
<pre>output reg[4:0]</pre>	Rd_addr_out_IDEX	//目的地址输出
<pre>output reg[31:0]</pre>	Rs1_out_IDEX,	//操作数1输出
<pre>output reg[31:0]</pre>	Rs2_out_ID EX,	//操作数2输出
<pre>output reg[31:0]</pre>	<pre>Imm_out_IDEX ,</pre>	//立即数输出
output reg	ALUSrc_B_out_IDEX,	//ALU B选择
<pre>output reg[2:0]</pre>	ALU_control_out_IDEX,	//ALU控制
output reg	Branch_out_IDEX,	//Beq
output reg	BranchN_out_IDEX,	//Bne
output reg	MemRW_out_IDEX,	//存储器读写
output reg	Jump_out_IDEX,	//Jal
output reg [1:0]	MemtoReg_out_IDEX,	//写回
output reg	valid_out_IDEX,	//有效
output reg	RegWrite_out_IDEX	//寄存器堆读写);



Pipeline—Ex_reg_Mem

执行-访存寄存器接口

- Ex reg Mem
 - € 流水线CPU执行和访存之间的寄存器
 - € 存储ALU数据和控制信号


◎基本功能

€ 寄存EX级的输出指令,分割EX级和MEM级的指令或 控制信号,防止相互干扰,在EX级执行结束时将指令

的控制信号传递至下一级。

◎接口要求

€ 执行访存寄存器接口如图:



执行-访存寄存器接口: Ex_reg_Mem.v

```
Ex_reg_Mem(
module
                                  //寄存器时钟
                  clk EXMem,
        input
                                   //寄存器复位
                  rst EXMem,
        input
                                   //寄存器使能
                  en EXMem,
        input
                                   //PC输入 (imm+pc)
        input[31:0] PC imm EXMem,
                                   //PC+4输入
        input[31:0] PC4 in EXMem,
                                   //PC输入(from ID/EX)
        input[31:0] PC in EXMem,
                  valid in EXMem,
                                   //有效
        input
                                   //指令输入
        input[31:0] Inst in EXMem,
                                   //写目的寄存器地址输入
        input [4:0]
                  Rd addr EXMem,
                  zero in EXMem,
                                   //zero
        input
                                   //ALU输入
        input[31:0] ALU in EXMem,
                                   //操作数2输入
                  Rs2 in EXMem
        input[31:0]
        input
                                   //Beq
                  Branch in EXMem,
                  BranchN in EXMem, //Bne
        input
                  MemRW in EXMem, //存储器读写
        input
                  Jump in EXMem,
                                   //Ja1
        input
                  MemtoReg in EXMem, //写回
        input [1:0]
                  RegWrite in EXMem, //寄存器堆读写
2022/2/23
                                                   Chapter 9
        input
```

执行-访存寄存器接口: Ex_reg_Mem.v


```
//PC输出(imm+pc)
output reg[31:0]
              PC imm out EXMem,
                                     //PC+4输出
output reg[31:0] PC4 out EXMem,
                                     //PC输出
output reg[31:0] PC out EXMem,
output reg[31:0] valid out EXMem,
                                     //valid
                                     //PC输出
output reg[31:0] Inst out EXMem,
                                     //写目的寄存器输出
              Rd addr out EXMem,
output reg[4:0]
              zero out EXMem,
                                     //zero
output reg
                                     //ALU输出
              ALU out EXMem,
output reg[31:0]
output reg[31:0]
              Rs2 out EXMem
                                     //操作数2输出
output reg
               Branch out EXMem,
                                     //Beq
               BranchN out EXMem,
                                     //Bne
output reg
                                     //存储器读写
              MemRW out EXMem,
output reg
               Jump out EXMem,
                                     //Jal
output reg
                                     //写同
               MemtoReg out EXMem,
output reg
                                     //寄存器堆读写
              RegWrite out EXMem,
output reg
```



Pipeline—Mem_reg_WB

访存-写回寄存器接口

- Mem reg WB
 - € 流水线CPU访存和写回之间的寄存器
 - € 存储ALU数据和存储器数据
- ◎基本功能
 - € 寄存Mem级的输出指令,以及输出数据,传递给写回 阶段和寄存器堆。
- ◎接口要求
 - € 访存写回寄存器接口如图:



访存-写回寄存器接口:Mem_reg_WB.v

clk MemWB, //寄存器时 input //寄存器复位 rst MemWB, input //寄存器使能 en MemWB, input //PC+4输入 input[31:0] PC4 in MemWB, //PC输入 PC in MemWB, input[31:0] //inst输入 **input**[31:0] Inst in MemWB,

input valid_in_MemWB, input[4:0] Rd_addr_MemWB, input[31:0] ALU_in_MemWB,

Mem reg WB(

module

input[31:0] Dmem_data_MemWB
input[1:0] MemtoReg_in_MemWB

input[1:0] MemtoReg_in_MemWB, //写回input RegWrite in MemWB, //寄存

.....


//寄存器复位
//寄存器使能
//PC+4输入
//PC输入
//inst输入
//有效
//有效
//写目的地址输入
//写目的地址输入
//存储器数据输入
//存储器数据输入
//写回
//寄存器堆读写

访存-写回寄存器接口:Mem_reg_WB.v

//PC+4输出 output reg[31:0] PC4 out MemWB, //PC输出 output reg[31:0] PC out MemWB, //指令输出 output reg[31:0] Inst out MemWB, //有效 valid out MemWB, output reg //写目的地址输出 Rd addr out MemWB, output reg[4:0] //ALU输出 output reg[31:0] ALU out MemWB, //存储器数据输出 DMem data out MemWB output reg[31:0] //写回 output reg[1:0] MemtoReg out MemWB, //寄存器堆读写); RegWrite out MemWB, output reg

endmodule


流水线CPU集成(原理图仅供参考)



2022/2/23 Chapter 9

59

流水线CPU集成



可参照详细原理图端口连接,在RTL代码顶层例化各个模块

也可直接 调用.v形式 的子模块


□集成Pipeline CPU 的模块层次结构

Pipeline_CPU_i: Pipeline_CPU (Pipeline_CPU.bd) (11)

- Pipeline_CPU_Ex_reg_Mem_0_0 (Pipeline_CPU_Ex_reg_Mem_0_0.xci)
- ₱ Pipeline_CPU_ID_reg_Ex_0_0 (Pipeline_CPU_ID_reg_Ex_0_0.xci)
- Pipeline_CPU_IF_reg_ID_0_0 (Pipeline_CPU_IF_reg_ID_0_0.xci)
- Pipeline_CPU_Mem_reg_WB_0_0 (Pipeline_CPU_Mem_reg_WB_0_0.xci)
- Pipeline_CPU_Pipeline_Ex_0_0 (Pipeline_CPU_Pipeline_Ex_0_0.xci)
- Pipeline CPU Pipeline ID 0 0 (Pipeline CPU Pipeline ID 0 0.xci)
- Pipeline_CPU_Pipeline_IF_0_0 (Pipeline_CPU_Pipeline_IF_0_0.xci)
- ₱ Pipeline_CPU_Pipeline_Mem_0_0 (Pipeline_CPU_Pipeline_Mem_0_0.xci)
- Pipeline_CPU_Pipeline_WB_0_0 (Pipeline_CPU_Pipeline_WB_0_0.xci)
- Pipeline_CPU_stall_0_0 (Pipeline_CPU_stall_0_0.xci)
- Pipeline_CPU_xlconstant_0_0 (Pipeline_CPU_xlconstant_0_0.xci)

Stall(本实验) 设计)

流水线CPU集成



■ 任务二:设计流水线测试方案并完成测试

物理验证

□ 使用DEMO程序目测CPU运行情况


- DEMO接口功能
 - □ SW[8]=0, SW[2]=0(全速运行)
 - □ SW[8]=0, SW[2]=1(自动单步)
 - □ SW[8]=1, SW[2]=x(手动单步)

□用汇编语言设计测试程序

- 测试ALU指令(R-格式译码\I-立即数格式译码)
- 测试LW指令(I-格式译码)
- ■测试SW指令(S-格式译码)
- 测试分支指令(B-格式译码)

物理验证

- □ 为更好追踪流水线CPU的特点,VGA显示的接口稍有调整,分别从取指、译码、执行、访存、写回进行显示,请采用更新版本的IP
- □ 实验中选取了部分信号进行观测,若想观察其他信号,请 参照Lab04将其他待测信号引出即可



测试程序参考:

□方案一: 无冒险的流水线测试(p.mem)

```
#baseAddr 0000
         addi x1,x0,0x1
main:
                            #x1 = 0x1
         addi x2,x0,0x1
                            #x2 = 0x1
         addi x3,x0,0x1
                            #x3 = 0x1
         addi x4,x0,0x1
                            #x4 = 0x1
         lw x5,0x8(x0)
                         \#x5 = 0x80000000
         add x6,x1,x1
                            #x6 = 0x2
         xor x7,x1,x2
                            #x7 = 0
         sub x8,x2,x1
                            #x8 = 0
                         #x9 = 0xFFFFFFF
         lw x9,0x5c(x0)
         and x10,x4,x3
                            #x10 = 0x1
         sw x5,0x4(x0)
                            #mem(1)=
                             0x80000000
                          #x11 = 0x1
         slt x11,x6,x5
                            #x12 = 0xAA
         xori x12,x7,0xAA
         srl x13,x5,x1
                         #X13=0x40000000
         andi x14,x8,0x1
                            #x14 = 0x1
         or x15,x9,x3
                          #x15=0xFFFFFFF
         add x16,x10,x10
                            #x16 = 0x2
                           #x17 = 0x1
         xor x17,x11,x8
         lw x18,0x4(x0)
                         #x18=0x80000000
```

```
slt x19,x12,x4
                  #x19=0
srli x20,x13,0x1
                  \#x20 = 0x20000000
and x21,x14,x6
                  #x21=0
sub x22,x5,x1
                  #x22 = 0x7FFFFFFF
addi x23,x10,0x1
                  #x23 = 0x3
                  #x24= 0xFFFFFFF
or x24,x16,x9
xor x25,x19,x11
                  #x25 = 0x1
andi x26,x20,0xFF
                  #x26= 0x200000FF
add x27,x18,x3
                   #x27= 0x80000001
srl x28,x20,x2
                  #x28= 0x10000000
ori x29,x19,0xAF
                  #x29 = 0xAF
add x30,x20,x1
                  #x30= 0x20000001
                   #x31= 0x80000000
lw x31,0x8(x0)
jal x0, main
add x0,x0,x0
add x0,x0,x0
add x0,x0,x0
```

测试程序参考:

□方案二: 有冒险的流水线测试(h.mem)

```
#baseAddr 0000
                                                                        #x17 = 0x1
                                                   xor x17,x11,x8
         addi x0,x0,0x0
main:
                                                   lw x18,0x4(x0)
                                                                        #x18= 0x80000000
         addi x1,x0,0x1
                            #x1 = 0x1
                                                   slt x19,x12,x4
                                                                        #x19=0
         addi x2,x0,0x1
                            #x2 = 0x1
                                                   srli x20,x13,0x1
                                                                        #x20= 0x20000000
         addi x3,x0,0x1
                                                   and x21,x14,x10
                            #x3 = 0x1
                                                                        #x21 = 0x1
         addi x4,x0,0x1
                            \#x4 = 0x1
                                                   bne x14,x12,loop2
         lw x5,0x8(x0)
                            \#x5 = 0x80000000
                                                   addi x0,x0,0x0
                            \#x6 = 0x80000001
         add x6,x5,x1
                                                   loop2:sub x22,x5,x1
                                                                        #x22 = 0x7FFFFFFF
         xor x7,x1,x2
                            #x7 = 0
                                                   addi x23,x10,0x1
                                                                        #x23 = 0x2
         sub x8,x1,x7
                            #x8 = 0x1
                                                   or x24,x16,x9
                                                                        #x24= OxFFFFFFF
         lw x9,0x5c(x0)
                            #x9 = 0xFFFFFFF
                                                   xor x25,x19,x11
                                                                        #x25 = 0x0
                            #x10 = 0x1
         and x10,x4,x3
                                                   andi x26,x20,0xFF
                                                                        #x26= 0x200000FF
         sw x5,0x4(x0)
                        #mem(1)=0x8000000
                                                   add x27,x18,x3
                                                                        \#x27 = 0x80000001
         slt x11,x6,x5
                            #x11 = 0x0
                                                   srl x28,x20,x2
                                                                        #x28= 0x10000000
                            #x12 = 0xAA
         xori x12,x7,0xAA
                                                   ori x29,x19,0xAF
                                                                        #x29 = 0xAF
         beg x3,x8,loop1
                                                   add x30,x20,x1
                                                                        \#x30 = 0x20000001
         addi x0,x0,0x0
                                                   lw x31,0x8(x0)
                                                                        #x31 = 0x80000000
         add x0,x0,x0
                                                   jal x0, main
                                                   addi x21,x21,0x1
loop1:
         srl x13,x5,x1
                             #x13 = 0x40000000
         andi x14,x8,0x1
                            #x14 = 0x1
                                                   addi x23,x23,0x1
         or x15,x9,x3
                            #x15= 0xFFFFFFF
                                                   adid x25,x25,0x1
         add x16,x10,x10
                            #x16 = 0x2
```

设计测试记录表格

- □ALU指令测试结果记录
 - ■自行设计记录表格

