**Esercizio 8**

A partire dall’implementazione fornita di un processore operante secondo il modello IJVM,

1. si proceda all’analisi dell’architettura mediante simulazione e si approfondisca lo studio del suo funzionamento per due istruzioni a scelta,
2. si modifichi un codice operativo a scelta, documentando tutte le modifiche effettuate,
3. (opzionale) si descriva il funzionamento del processore in merito alle istruzioni di input/output,
4. (solo ove possibile) si sintetizzi il processore su FPGA.

L’IJVM:

E’ una semplificazione dell’Instruction Set Architecture JVM. La semplificazione consiste nell’utilizzo di sole operazioni su interi. L’IJVM organizza la memoria suddividendola in: (wiki)

-Constant Pool, area che non permette la scrittura da parte del programma IJVM. I dati qui caricati (costanti, puntatori e stringhe), possono essere scritti solamente quando il programma è portato in memoria, è accessibile tramite il registro Constant Pool Pointer;


-Local Variable Frame, dove vengono inserite le variabili locali al programma ed i parametri relativi ad esso. L’ indirizzo relativo all’inizio di quest’area è gestito tramite il registro LV;

-Stack degli operandi, è localizzato al di sopra del Local Variable Frame e permette di gestire gli operandi durante un’operazione. E’ accessibile tramite il registro SP, il quale punta sempre all’ultima locazione inserita nello stack;

-Method Area, in cui risiedono i programmi IJVM da eseguire. Quest’area della memoria viene gestita come un array di byte, mentre tutte le precedenti sono gestite come array di parole da 4 byte.


Per i registri LV,SP e CPP indicare un offset equivale quindi ad indicare uno spiazzamento di 32 bit, mentre per il PC equivale ad indicare uno spiazzamento di 8 bit.

(Immagine memoria IJVM)




Le istruzioni IJVM sono a lunghezza variabile in base alla presenza di operandi o altri parametri, in generale possono occupare da 8 bit a 24 bit, vengono dunque memorizzate nella Method Area in locazioni contigue. Il primo byte di ogni istruzione è il Codice Operativo, ossia un indirizzo che verrà utilizzato per mappare l’istruzione IJVM con quella del processore che la interpreta. Esempi di istruzioni IJVM:

(elenco istruzioni IJVM)



Il processore MIC-1:

(Blocco completo img)




E’ una macchina a stack, ossia che non utilizza registri generali (ad esempio di tipo indirizzo o dato), ma le istruzioni presentano operandi contenuti in uno stack allocato nella memoria principale. Il processore MIC-1 è organizzato in parte operativa e parte di controllo.

Parte operativa:


La parte operativa realizza il datapath dell’architettura ed è composto da registri a 32 bit, 3 bus, ALU e shifter. Come mostrato in figura:

(immagine datapath).



La comunicazione in memoria differisce in tempificazione se si tratta di una read o di una write. In particolare nel caso della write, nello stesso periodo di clock avviene sia l’acquisizione sulle linee dell’indirizzo che del dato da scrivere in memoria, mentre nel caso della read è necessario un colpo di clk in più per la presentazione del dato in uscita alla memoria.

(img tempificazione mem)



I registri utilizzati per la comunicazione in memoria si suddividono in coppie:

-MAR-MDR: Quest’interfaccia è relativa alle aree di memoria accessibili in parole di 4 byte (Constant Pool,Local Variable, Stack). Questa consente di specificare l’indirizzo in memoria in MAR a partire dal quale leggere o scrivere 4 byte consecutivi nel MDR.

-PC-MBR Quest’interfaccia è relativa all’ aree di memoria in cui è contenuto il programma, la quale è accessibile in parole da 1 byte (Method Area). Questa consente di specificare l’indirizzo in memoria in PC a partire dal quale leggere 1 byte ponendolo nel MBR. Ciò significa che se un’istruzione prevede di specificare sia il codice operativo, che un operando, allora verrà prelevato prima il codice operativo, e poi l’operando: le microprocedure sono realizzate tenendo conto proprio di questa modalità di comunicazione della memoria dell’interfaccia PC-MBR.

-L’unità operativa dispone di tre bus A,B e C tutti con parallelismo a 32 bit. Il secondo è utilizzato per effettuare la lettura dai registri, Il terzo per la scrittura, mentre il primo per utilizzare un secondo operando ed effettuare le operazioni in ALU.

-L’ALU ha due ingressi, A collegato direttamente al registro tampone H, mentre B collegato al bus B. Per poter definire l’operazione da effettuare a partire dagli operandi si utilizza una stringa di segnali di controllo di 6 bit. A questi segnali ne vengono aggiunti altri 2 che permettono di effettuare lo shift del risultato, nel blocco shifter, prima che venga posto sul bus C.


Parte di controllo:

E’ realizzata tramite: una memoria di sola lettura detta control store, un microPC ed un microIR. La control store memorizza tutti i microprogrammi relativi alle istruzioni del set IJVM, in particolare l’indirizzo di start dei microprogrammi coincide con il codice operativo dell’istruzione.

Ad ogni ciclo di clk, viene continuamente letta dalla control store la microistruzione all’indirizzo puntato dal mPC.

Il formato delle microistruzioni è dato dalla seguente figura:

(immagine microistruzioni)



Ogni microistruzione è legata alla successiva tramite i bit di NEXT\_ADDRESS e i bit di salto JAM. E’ necessario effettuare questo concatenamento delle microistruzioni, poiché l’indirizzo di start del microprogramma associato all’istruzione potrebbe essere seguito da un altro indirizzo di start di un'altra istruzione (si pensi a POP e DUP). Oltre a questo concatenamento è possibile che ci sia la presenza dei salti in base al tipo di microistruzione: ad esempio quando vengono utilizzati i costrutti if, else e goto.

In particolare se JAM = “000” allora mPC = NEXT\_ADDRESS, se altrimenti almeno uno dei flag di salto è alto allora occorre calcolare il nuovo mPC.


Se JAMN = 1, il bit più significativo di mPC viene messo in OR con il flag N dell’ALU (risultato negativo in uscita). Corrisponde

Se JAMZ = 1 allora il bit più significativo viene messo in OR con il flag Z dell’ALU (risultato nullo in uscita).

Se JAMC = 1 allora gli 8 bit meno significativi di NEXT\_ADDRESS sono messi in OR con MBR, in questo modo ottengo un salto di un valore pari a quello contenuto in MBR.

Per caricare la prossima microistruzione è necessario che trascorra un certo intervallo di tempo, ossia prima che il nuovo MPC venga caricato. Il ciclo di clock inizia sul fronte di discesa, in cui è disponibile il nuovo valore del mPC, il quale è stato caricato sul fronte di salita dello stesso impulso di clock. E’ necessario scegliere una frequenza adeguata del clock, in modo tale che tutti i ritardi dovuti ai vari componenti del datapath siano contenuti e quindi i segnali sui bus si stabiliscano.

(Immagine tempificazione clokc)



Flusso di esecuzione delle istruzioni:

Il processore MIC-1 dispone del set di istruzioni relative all’ Integer Java Virtual Machine. Sfrutta la logica microprogrammata, ossia realizza ogni istruzione tramite un microprogramma.

Per innescare nell’architettura l’esecuzione di un programma assembler, è necessario effettuare la traduzione da assembler a microassembler, e da microassembler a parole di controllo.

A partire dal set di istruzioni IJVM, l’assemblatore Java effettua la corrispondenza tra le istruzioni ed i microprogrammi, questi verranno tradotti dal microassemblatore MAL in sequenze di segnali di controllo rispetto all’architettura MIC-1. Tutte le sequenze generate vengono inserite all’interno della control\_store del processore.

Una volta scritto il programma in AJVM, tutte le istruzioni IJVM sono tradotte in sequenze di bit che contengono: il codice operativo dell'istruzione, ossia l’indirizzo start del microprogramma contenuto nella control\_store del processore, ed eventuali operandi. Il programma tradotto viene poi inserito nella memoria del sistema.

Flusso di esecuzione di esempio:

.main

.var

a

.endvar

BIPUSH 0xA

BIPUSH 0xE

IADD

ISTORE a

HALT // HALT is a no operand instruction but translates as a GOTO (short value)

.endmethod

1 Per ogni programma vengono eseguite le microprocedure seguenti:

1.1 viene prima eseguita la routine mic1\_entry, la quale inizializza i registri del datapath ed inizializza la memoria locale del programma.

1.2 Viene inizializzato il valore a cui punta LV, il quale contiene l'indirizzo di memoria da cui deve partire lo stack pointer (ossia dopo l'allocazione di memoria per le variabili locali), effettua la scrittura sullo stack di 2 valori:

1 01, ossia lo spiazzamento dovuto ad a.

2 100, che rappresenta LV (?)

3 viene poi eseguita la procedura main, ed inizia l'effettivo programma.

2 Flusso di esecuzione BIPUSH

4 si effettua il push dell'operando 0xA sullo stack. L'op. bipush prevede: 1 lo spostamento del puntatore SP una cella di memoria in avanti e l'assegnazione di questa a MAR;

2 fetch della 2a parte dell'istruzione (operando 0xA)

3 Porre in MDR il valore estratto 0xA, ed effettuare la scrittura in memoria all'indirizzo MAR (ossia in cima allo stack)

4 go to main

5 si effettua il push dell'operando 0xE sullo stack. L'op. bipush è analoga

3 Flusso di esecuzione IADD

6 si effettua l'operazione di IADD. Questa non fa altro che prendere gli ultimi due valori nello stack (ossia quello in cima allo stack e quello immediatamente prima di esso) ed effettuare la somma tra i due, ponendola nello stack alla posizione del primo operando.

1 Decremento lo stack pointer per puntare al valore 0xA,lo assegno a MAR ed effettuo la lettura (in MDR avrò 0xA)

2 H = TOS (contiene 0xE perchè si trova in cima allo stack)

3 Effettuo la somma tra H e MDR e la pongo in MDR, la assegno a TOS perchè la cima dello stack è cambiata ed effettuo la write sullo stack in posizione data dal MAR

4 go to main

(L'operazione di IADD effettua la somma tra gli ultimi due valori dello stack ed effettua la pop dell'ultimo valore in cima)

4 Flusso di esecuzione ISTORE

7 si effettua l'operazione di ISTORE. La quale memorizza nella memoria locale del programma il valore dell'operazione.

1 H = LV

2 In MAR scrivo la locazione dove effettuare la store, la quale è data dal MBRU (unsigned perchè MBR è un registro a 8 bit e voglio che abbia 32 bit in modo da essere un indirizzo di memoria) sommato ad H, che contiene il valore di LV.

NOTA: MBR PUNTA ALLA PARTE DI ISTRUZIONE( o all'istruzione successiva, in base alla lunghezza) SUCCESSIVA A QUELLA CHE SI STA ESEGUENDO IN QUEL MOMENTO, in questo caso poichè la istore prevede un operando allora MBR contiene il valore dell'operando stesso

3 Inserisco in MDR il valore che voglio scrivere in mem locale, ossia quello della cima dello stack (che contiene la somma) ed effettuo la scrittura all'indirizzo puntato da MAR

4 Decremento lo stack pointer, effettuando una pop della somma e leggo il nuovo valore da inserire nel TOS e lo pongo in MDR

5 Effettuo la fetch per spostarmi all'istruzione successiva (poichè l'istruzione ISTORE necessità di due fetch per poter essere eseguita completamente, 1 per saltare all'operando ed una per andare all'istruzione successiva(questa viene fatta nel main))

6 go to main

Analisi delle istruzioni IADD e ISTORE:

IADD

iadd = 0x65:

MAR = SP = SP - 1; rd

H = TOS

MDR = TOS = MDR + H; wr; goto main

La traduzione in segnali di controllo, rispetto al formato delle microistruzioni descritto precedentemente, è la seguente:

Microistruzione 1 MAR = SP = SP - 1; rd

next\_address: 102

jmp: 000

alu: 00110110

bus C: 000001001

mem: 010

bus B: 0100

Microistruzione 2 H = TOS

next\_address: 103

jmp: 000

alu: 00010100

bus C: 100000000

mem: 000

bus B: 0111

Microistruzione 3 MDR = TOS = MDR + H; wr; goto main

next\_address: 6

jmp: 000

alu: 00111100

bus C: 001000010

mem: 100

bus B: 0000

(iadd simulazione) Programma ajvm associato

.main

.var

a

.endvar


BIPUSH 0xA

BIPUSH 0xE


IADD

HALT // HALT is a no operand instruction but translates as a GOTO (short value)

.endmethod



Dalla simulazione si nota che all’esecuzione dell’istruzione IADD (0x36): vengono estratti 0xA decrementando lo stack pointer a 0x105 e 0xE che viene mantenuto nel registro TOS, viene poi effettuata la somma tra 0xA e 0xE che produce in uscita 0x18 che verrà scritto sulla cima dello stack, in particolare all’indirizzo 0x105, con un ritardo dovuto al posizionamento nei registri dei valori degli operandi e dalla scrittura in memoria. La simulazione termina appena PC raggiunge il valore 0xB.

(Iadd flusso di datapath)

ISTORE

istore = 0x36:

H = LV

MAR = MBRU + H

istore\_cont:

MDR = TOS; wr

SP = MAR = SP - 1; rd

PC = PC + 1; fetch

TOS = MDR; goto main

La traduzione in segnali di controllo, rispetto al formato delle microistruzioni descritto precedentemente, è la seguente:

ISTORE

Microistruzione 1 H = LV

next\_address: 55

jmp: 000

alu: 00010100

bus C: 100000000

mem: 000

bus B: 0101

Microistruzione 2 MAR = MBRU + H

next\_address: 56

jmp: 000

alu: 00111100

bus C: 000000001

mem: 000

bus B: 0011

Microistruzione 3 MDR = TOS; wr

next\_address: 57

jmp: 000

alu: 00010100

bus C: 000000010

mem: 100

bus B: 0111

Microistruzione 4 SP = MAR = SP - 1; rd

next\_address: 58

jmp: 000

alu: 00110110

bus C: 000001001

mem: 010

bus B: 0100

Microistruzione 5 PC = PC + 1; fetch

next\_address: 59

jmp: 000

alu: 00110101

bus C: 000000100

mem: 001

bus B: 0001

Microistruzione 6 TOS = MDR; goto main

next\_address: 6

jmp: 000

alu: 00010100

bus C: 001000000

mem: 000

bus B: 0000

(Istore simulazione) Programma ajvm associato

.main

.var

a


.endvar

BIPUSH 0xA

ISTORE a


HALT // HALT is a no operand instruction but translates as a GOTO (short value)


.endmethod



Dalla simulazione si nota che: viene caricato il registro H con il valore di LV, ossia 0x101; all’indirizzo base LV viene aggiunto l’offset di 0x01 per puntare alla variabile A nel Local Variable Frame e viene inserito nel MAR ottenendo 0x102; si effettua poi la write in memoria all’indirizzo 0x102 del valore in TOS, ossia 0xA; si decrementa poi lo stack pointer a 0x104 e si riaggiornano i registri.

(Istore flusso del datapath)





Modifica dell’istruzione IADD:

E’ stato modificato il microprogramma relativo all’istruzione IADD in questo modo:

iadd = 0x65:

MAR = SP = SP - 1; rd


H = TOS

H = H+1

MDR = TOS = MDR + H; wr; goto main

L’istruzione di IADD oltre ad effettuare la somma tra i due operandi, effettua anche l’incremento di 1 al valore ottenuto. Nel microprogramma viene incrementato di 1 il valore dell’operando in cima allo stack, contenuto nel registro H. L’istruzione IADD in questo caso impiegherà un ciclo di clk in più ad eseguire per via della microistruzione di incremento.

Il programma ajvm associato alla istruzione IADD è lo stesso precedente.



Dalla simulazione si nota che all’esecuzione dell’istruzione IADD (0x36) è esattamente uguale a quella precedente, se non per l’incremento intermedio del valore in cima allo stack 0xE in 0xF.