Projekt: UART

Jméno: Tony Pham

Login: xphamt00

Architektura navrženého systému (na úrovni RTL)

Popis funkce RTL:


V obvodu je zapojen FSM, který má 3 vstupy CNT, CNT_SEC a DIN a 3 výstupy VAL_DAT, CNT_EN, RX_EN. Hodnotu DOUT_VLD udává VAL_DAT, která má ještě před udáním hodnoty kontrolní podmínku.

Výstup CNT_EN prvně projdou podmínkou a pak se při splnění přičte k cnt, dále jde na vstup CNT u FSM a k dalším vyhodnocovacím podmínkám.

Další série porovnávání udává, zda se bude číst hodnotu z DIN a zda čítač bude přičítat k cnt_sec. K tomu, aby čítač mohl přičítat k cnt_sec musí být ještě splněná podmínka, která závisí na výstupu READ_EN.

Pokud je toto splněno tak je hodnoto DIN na základě hodnoty cnt_sec uložena do jednoho z osmi registrů. Každý jeden registr udává jeden bit z výstupu DOUT[7:0].

Schéma obvodu je další stránce



Návrh automatu (Finite state machine)

Popis funkce autoamtu:

Zažíná se ve stavu WAIT_START_BIT a do stavu WAIT_FIRST_BIT se dostane pouze pokud vstupní signál DIN je roven 0.

Další stav je REČEIVE_DATA, do kterého se dostaneme, když CNT = "10110". Následuje stav WAIT_STOP_BIT, který nastane, když CNT_SEC = "1000" a poslední stav je DATA_VALID do kterého se dostaneme, když DIN je roven 0.

Schéma obvodu je další stránce

Legenda:

-stavy automatu:WAIT_START_BIT, WAIT_FIRST_BIT, RECEIVE_DATA, WAIT_STOP_BIT, DATA_VALID

-vstupní signály: DIN, CNT, CNT_SEC

-mooreovy výstupy: RX_EN, CNT_EN, VAL_DAT

