

复旦大学计算机科学技术学院

2023 ~ 2024 学年第 1 学期期末考试试卷

☒ A 卷 ☐ B 卷 ☐ C 卷

课程名称: 数字逻辑与部件设计 课程代码: COMP130002.01

开课院系: 计算机科学技术学院 考试形式: 开卷

姓名: _____ 学号: _____ 专业: _____


提示: 请同学们秉持诚实守信宗旨, 谨守考试纪律, 摒弃考试作弊。学生如有违反学校考试纪律的行为, 学校将按《复旦大学学生纪律处分条例》规定予以严肃处理。

题号	1	2	3	4	5	6	7	8	总分
得分									

(以下为试卷正文)


- (10 分) 一个组合电路有 4 个输入变量 A、B、C、D, 当三个及以上变量为 1 时, 输出 F 为 1, 其它情况 F 的值为 0。:
 - 画出真值表 (truth table)。
 - 利用译码器 decoder 设计该电路。
 - 化简该函数的 SOP 形式, 请使用 NAND 门实现设计。

- (10 分) 同步时序电路如下图所示:




$$D = C \oplus E'$$

请画出电路正常工作时各个信号的时序波形图 (timing waveforms)。



3. (25 分) 请设计一个二进制序列检测器, 当检测到输入串行数据 x 出现 10110 序列的时候, 输出 $y=1$, 其它情况下 $y=0$. 请画出状态转移图, 并用 T 触发器设计相应的电路。
4. (15 分) 今年是 2023 (011111100111) 年, 现在有一块只能同时显示 4 个 bit 的显示屏。如果要求在显示屏上循环左移显示二进制序列 011111100111, 请设计出相应的控制电路。(可以使用我们课程中出现过的任意器件, 要求画出状态转移图和详细的设计步骤)
5. (15 分) 现有一个 32 位处理器, 寻址空间为 128K Byte (地址从 0x00000~0x1FFFF)。请设计一个计算机系统, 系统具有 32K Bytes 的 ROM (地址从 0x00000 开始), 以字节为单位访问; 64Kbytes 的 SRAM (地址从 0x10000 开始), 以 32bit-word 为单位进行访问。备用的存储芯片有 16K(words) $\times$ 8 bits 的 ROM 和 16K(words) $\times$ 16 bits 的 RAM, 以及其它逻辑控制部件。请画出处理器与芯片的连接示意图 (包括数据总线、地址总线和控制信号)。
6. (20 分) 请设计一个无符号数除法器, 被除数为 16bits, 除数为 8bits, 输出商和余数。给出完整的分析和设计过程。
7. (5 分) 请评价本学期课程的优缺点, 有哪些需要改进的地方?


12)

1


13) $A \oplus B$

	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	1	1	1
10	0	0	1	0

$$f = bcd + acd + abd + abc$$



3. 状态图:



状态表=

状态 A ₂ A ₁ A ₀	输入 x	次态 A ₂ A ₁ A ₀	输出 y	触发器输入 T _{A₂} T _{A₁} T _{A₀}
0 0 0	0	0 0 0	0	0 0 0
0 0 0	1	0 0 1	0	0 0 1
0 0 1	0	0 1 0	0	0 1 1
0 0 1	1	0 0 1	0	0 0 0
0 1 0	0	0 0 0	0	0 0 1
0 1 0	1	0 1 1	0	0 0 1
0 1 1	0	0 1 0	0	1 1 1
0 1 1	1	1 0 0	0	1 1 0
1 0 0	0	0 1 0	1	1 0 1
1 0 0	1	0 0 1	0	

利用卡诺图得输入方程:

A ₂ A ₁ \ A ₀ x	00	01	11	10
00				
01			1	
11				
10	1	1		

$$T_{A_2} = A_2 A_1' A_0' + A_2' A_1 A_0 x$$



A ₂ A ₁ \ A ₀ x	00	01	11	10
00				1
01	1		1	
11				
10	1			

$$T_{A_1} = A_2' A_1' A_0 x' + A_2' A_1 A_0' x' + A_2' A_1 A_0 x + A_2 A_1' A_0' x$$



A ₂ A ₁ \ A ₀ x	00	01	11	10
00		1		1
01		1	1	1
11				
10		1		

$$T_{A_0} = A_1' A_0' x + A_2' A_1 x + A_2 A_0 x$$

有的情况不用[接头]



4.



设计步骤：
 一、12位移位寄存器 data, 保存数据。

若 shift 信号为 1, 时钟沿到来时 $data \leftarrow data[10:0] + data[11]$

系统初始位于 S_idle 状态, 不执行任何操作。

若 Start = 1, 则 Load = 1, 转入 S_show 状态。

Load = 1 时, 将输入数据加载到 data 中。 $data \leftarrow input$



S_show 状态时, 若 end = 1 则转入 S_idle 状态。

否则 shift = 1, 转入 S_show 状态。

若 show = 1, 则四个七段数码管分别显示 data 高 4 位 (data[11:8]) 数据。

5.

b. 设计思路:



循环8次:

{R, Q} 左移一位



$R \leftarrow R - D$

if $R \geq 0$, $Q[i] = 1$

else { $Q[i] = 0$, $R = R + D$ }

最终 R 中为余数, Q 中为商

例子: (8bit 被除数, 4bit 除数)



0010000
0010000
0100000
0100000
1000000
0011000
0110000
0001001

商为4, 余数为1. 结果正确

