

齐鲁工业大学《数字集成电路设计》2023-2024 学年
第一学期期末试卷

姓名：_____ 班级：_____ 学号：_____

题号	一	二	三	四	五	六	总分
得分							

分值：100 分 时间：120 分钟

得分

一、选择题（每题 2 分，共 10 分）

- 以下哪种逻辑门是数字集成电路中最基本的逻辑门之一（ ）
A. 与非门
B. 或非门
C. 异或门
D. 同或门
- 静态 CMOS 反相器的功耗主要来自于（ ）
A. 动态功耗
B. 静态功耗
C. 短路功耗
D. 漏电功耗
- 数字集成电路设计中，以下哪种方法可以有效降低功耗（ ）
A. 提高电源电压
B. 增加晶体管尺寸
C. 采用低功耗工艺
D. 增加电路的复杂度
- 在同步时序电路中，时钟信号的作用是（ ）
A. 控制信号的传输方向
B. 使电路中的所有触发器同步工作
C. 提供电路的工作能量
D. 消除电路中的噪声
- 以下哪种集成电路设计流程是正确的（ ）

- A. 系统级设计 -> 逻辑设计 -> 物理设计 -> 验证
B. 逻辑设计 -> 系统级设计 -> 物理设计 -> 验证
C. 物理设计 -> 系统级设计 -> 逻辑设计 -> 验证
D. 验证 -> 系统级设计 -> 逻辑设计 -> 物理设计

得分

二、填空题（每题 2 分，共 20 分）

- 数字集成电路按其制造工艺可分为_____集成电路和_____集成电路。
- CMOS 反相器的电压传输特性曲线分为_____个区域。
- 数字电路中的竞争与冒险现象是指由于_____而导致输出端出现短暂的错误信号。
- 触发器是一种具有_____功能的逻辑电路，它可以存储_____位二进制信息。
- 时序逻辑电路的输出不仅取决于当前的输入，还与_____有关。
- 集成电路设计中的布局布线是指将_____合理地放置在芯片上，并进行_____连接。
- 低功耗设计技术主要包括_____、_____和多阈值 CMOS 技术等。
- 数字集成电路的测试方法主要有_____测试和_____测试。
- 在 Verilog HDL 中，模块的端口类型主要有_____、_____和 inout 三种。
- 集成电路设计中的版图设计是将_____转换为_____的过程。

得分

三、判断题（每题 2 分，共 10 分）

- 所有的数字集成电路都可以用 CMOS 工艺制造。（ ）
- 静态 CMOS 电路在稳态时没有静态功耗。（ ）
- 组合逻辑电路中不存在竞争与冒险现象。（ ）
- 同步时序电路中所有触发器的时钟信号是相同的。（ ）
- 集成电路设计中的验证环节只需要进行功能验证。（ ）

得分

四、多选题（每题 3 分，共 15 分）

- 以下属于数字集成电路设计工具的有（ ）
A. Cadence
B. Synopsys
C. Mentor Graphics

D. MATLAB

2. 降低数字集成电路功耗的方法有 ()

- A. 降低电源电压
- B. 减少开关活动
- C. 采用低功耗工艺
- D. 增加电路的冗余逻辑

3. 同步时序电路的组成部分包括 ()

- A. 组合逻辑电路
- B. 触发器
- C. 时钟信号源
- D. 复位信号源

4. 在数字集成电路设计中，逻辑综合的作用是 ()

- A. 将行为级描述转换为门级网表
- B. 优化电路的面积、速度和功耗
- C. 进行电路的布局布线
- D. 验证电路的功能正确性

5. 以下关于 CMOS 电路的特点，正确的有 ()

- A. 功耗低
- B. 抗干扰能力强
- C. 速度快
- D. 集成度高

得分

五、证明题 (15 分)

证明：对于一个 2 - 4 译码器，其输出逻辑表达式可以由输入信号通过与非门实现。

得分

六、设计题 (30 分)

设计一个 4 位二进制计数器，要求：

- 1. 采用 Verilog HDL 语言进行描述。
- 2. 计数器具有异步复位和同步使能功能。
- 3. 给出代码，并对代码进行详细的注释。
- 4. 画出该计数器的仿真波形图（可以简单示意）。