

2022 年齐鲁工业大学数据科学与大数据技术专业《计算机组成原理》
科目期末试卷 B（有答案）

一、选择题

1、设存储器容量为 32 字，字长为 64 位。模块数 $m=4$ ，采用低位交叉方式。存储周期 $T=200\text{ns}$ ，数据总线宽度为 64 位，总线传输周期 $r=50\text{ns}$ 。该交叉存储器的带宽是（ ）。

A. $32 \times 10^7 \text{bit/s}$ B. $8 \times 10^7 \text{bit/s}$ C. $73 \times 10^7 \text{bit/s}$ D. $18 \times 10^7 \text{bit/s}$

2、某机器字长 32 位，存储容量 64MB，若按字编址，它的寻址范围是（ ）。

A. 8M B. 16MB C. 16M D. 8MB

3、假定变量 i、f、d 的数据类型分别为 int、float、double（int 用补码表示，float 和 double 用 IEEE754 标准中的单精度和双精度浮点数据格式表示），已知 $i=785$ ， $f=1.5678\text{e}3$ ， $d=1.5\text{e}100$ ，若在 32 位机器中执行下列关系表达式，则结果为真的是（ ）。

I. $i == (\text{int})(\text{float})i$ II. $f == (\text{float})(\text{int})f$

III. $f == (\text{float})(\text{double})f$ IV. $(d+f)-d=f$

A. 仅 I、II

B. 仅 I、III

C. 仅 II、III

D. 仅 III、IV

4、一个 C 语言程序在一台 32 位机器上运行，程序中定义了 3 个变量 x、y、z，其中 x 和 z 是 int 型，y 为 short 型。当 $x=127$ ， $y=-9$ 时，执行赋值语句 $z=xty$ 后，x、y、z 的值分别是（ ）。

A. $x=0000007\text{FH}$ ， $y=\text{FFF}9\text{H}$ ， $z=00000076\text{H}$

B. $x=0000007\text{FH}$ ， $y=\text{FFF}9\text{H}$ ， $z=\text{FFFF}0076\text{H}$

C.X=0000007FH , y=FFF7H , z=FFFF0076H

D.X=0000007FH , y=FFF7H , z=00000076H

5、在 C 语言程序中，下列表达式中值为 True 的有（ ）。

I.123456789= (int) (float) 123456789

II. 123456== (int) (float) 1234561

III. 123456789- (int (double) 123456789

A.仅 I、II B. 仅 I、III C. 仅 II、III D.I 、II、III、

6、系统总线中的数据线、地址线、控制线是根据（ ）来划分的。

A.总线所处的位置

B.总线的传输方向

C.总线传输的内容

D.总线的材料

7、在集中式总线控制中，响应时间最快的是（ ）。

A.链式查询

B.计数器定时查询

C.独立请求

D.分组链式查询

8、在计算机系统中，表明系统运行状态的部件是（ ）。

A.程序计数器

B.指令寄存器

C.程序状态字

D.累加寄存器

9、在计算机系统中，作为硬件与应用软件之间的界面是（ ）。

A.操作系统

B.编译程序

C.指令系统

D.以上都不是

10、下列选项中，用于设备和设备控制器（I/O 接口）之间互连的接口标准是（ ）。

A.PCI B.USB C.AGP D.PCI-Express

11、在中断周期，CPU 主要完成以下工作（ ）。

A.关中断，保护断点，发中断响应信号并形成中断服务程序入口地址

B.开中断，保护断点，发中断响应信号并形成中断服务程序入口地址

C.关中断，执行中断服务程序

D.开中断，执行中断服务程序

12、下列说法中，正确的是（ ）。

A.加法指令的执行周期一定要访存

B.加法指令的执行周期一定不要访存

C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存

D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存

13、关于通用寄存器，下列说法正确的是（ ）。

A.可存放指令的寄存器

B.可存放程序状态字的寄存器

C.本身具有计数逻辑与移位逻辑的寄存器

D.可存放运算结果的寄存器

14、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为 X ，形式地址为 D ，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（ ）。

A. $EA=D+(IX)$ B. $EA=(D)+(IX)$ C. $EA=(D+(IX))$ D. $EA=D+IX$

15、在下列寻址中，（ ）寻址方式需要先运算再访问主存。

A.立即 B.变址 C.间接 D.直接

二、填空题

16、由于存储器芯片的容量有限，所以往往需要在_____和_____两方面进行扩充才能满足实际需求。

17、为了运算器的高速性，采用了_____进位，_____乘法，_____等并行技术措施。

18、存储器的技术指标有存储容量、存取时间、_____和_____、

19、移码表示法主要用于表示浮点数的_____码，以利于比较两个_____数的大小和进行操作。

20、指令字长度有_____、_____、_____三种形式。

21、主存储器的性能指标主要是_____、_____存储周期和存储器带宽。

22、不同机器有不同的_____，RISC 指令系统是_____指令系统的改进。

23、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：_____传送、_____传送和_____、传送。

24、当今的 CPU 芯片除了包括定点运算器和控制器外，还包括_____、_____运算器和_____管理等部件。

25、外围设备大体分为输入设备，输出设备，_____设备，_____设备，_____设备五大类。

三、名词解释题

26、位：

27、微地址：

28、统一编址：

29、PROM：

四、简答题

30、何谓 CRT 的显示分辨率、灰度级？

31、（不算 CPU 中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。

32、主存储器的性能指标有哪些？含义是什么？

33、比较选择型 DMA 控制器与多路型 DMA 控制器？

五、计算题

34、用一个时钟频率为 40MHz 的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的 CPI、MIPS 速率和程序的执行时间（假设有 N 条指令）。

表 1-2 测试程序包含的混合指令数和响应所需的时钟周期		
指令类型	CPI	指令混合比
算术和逻辑	1	60%
高速缓存命中的访存	2	18%
转移	4	12%
高速缓存失效的访存	8	10%

35、设有主频24MHz 的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：

1) 机器的工作速度。

2) 假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。

解：

36、某彩色图形显示器，屏幕分辨率为640 像素 $\times$ 480像素，共有4色、16色、256色和65536 色4种显示模式。

1) 试给出每个像素的颜色数 m 和每个像素所占用存储器的比特数 n 之间的关系。

2) 显示缓冲存储器的容量是多少？


六、综合题

37、某机采用微程序控制方式，微指令字长为24位，采用水平型字段直接编码控制方式和断定方式。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。

1) 控制存储器的容量应为多少？

2) 设计出微指令的具体格式。

38、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。



- 1) 图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？
- 2) 将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
- 3) Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
- 4) 为什么Cache可以采用直写（Write Through）策略，而修改页面内容时总是采用回写（Write Back）策略？

16 位，主存地址空间大小为 128KB，按字编址。采用单字长指令格式，指令各字段定义如图所示。



转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见表

寻址方式的定义

My/Md	寻	助记符	含义
000B	寄存器直接	Rn	操作数= (Rn)
001B	寄存器间接	(Rn)	操作数= ((Rn))
010B	寄存器间接、自增	(Rn) +	操作数= ((Rn)) , (Rn) +1 Rn
011B	相对	D (Rn)	转移目标地址= (PC) + (Rn)

回答下列问题：

- 1) 该指令系统最多可有多少指令？该计算机最多有多少个通用寄存器？存储地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？
- 2) 转移指令的目标地址范围是多少？
- 3) 若操作码0010B 表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B 和101B，R4的内容为1234H，R5的内容为5678H，地址1234H 中的内容为5678H，地址5678H 中的内容为1234H，则汇编语句“add (R4)，(R5)+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？

一、选择题

1、C

2、C

3、B

4、D

5、C

6、C

7、C

8、C

9、A

10、B

11、A

12、C

13、D

14、B。先间址后变址，这里需要理清“先间址”的这个间址指的是D，而不是1X，如果是IX的话那就变成了寄存器间接寻址了

15、B

二、填空题

16、存取时间 存储周期 存储器带宽

17、先行 阵列 流水线

存储器带宽

19、阶码 指 对阶

20、单字长 半字长 双字长

21、存储容量 存取时间

22、指令系统 CISC

23、并行 串行 复用

24、cache 浮点 存储

25、外存 数据通信 过程控制

三、名词解释题

26、位：

计算机中的一个二进制数据代码，计算机中数据的最小表示单位。

27、微地址：

微每时钟在控制存储器中的存储地址。

28、统一编址：

就是将外围设备中的控制寄存器、数据寄存器、状态寄存器和内存单元一起编排地址。

29、PROM：

可编程的 ROM，可以被用户编程一次。

四、简答题

30、答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。

分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和 CRT 电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。

同。灰度级越多，图像层次越清楚逼真。

、答：A、主存：存放需要 CPU 运行的程序和数据，速度较快，容量较大；B、Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；C、外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。

32、答：存储器的性能指标主要是存储容量，存储时间、存储周期和存储器带宽。在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。

存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。

存储器带宽是指存储器在单位时间中的数据传输速率

33、答：选择型 DMA 控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型，DMA 控制器却适合于同时为多个慢速外设服务。

选择型 DMA 控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。

选择型以数据块方式传送，多路型中各设备以字节交叉方式通过 DMA 控制器进行数据传送。

五、计算题

34、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPI就是这4种指令的数学期望，故

$$CPI=1 \times 60\% + 2 \times 18\% + 4 \times 12\% + 8 \times 10\% = 2.24$$

MIPS 即每秒执行百万条指令数。已知处理器的时钟频率为40MHz，即每秒包含40M 个时钟周期，故

$$MIPS = 40 / CPI = 40 / 2.24 \quad 17.9$$

程序执行时间自然就等于程序包含的指令数×CPI× 时钟周期的长度，

$$\text{故程序执行时间} = N \times 2.24 \times 1 / 40\text{MHz} = 5.6N \times 10^{-8}\text{s}$$

35、1) 主频为24MHz 的意思是每秒中包含24M 个时钟周期，又因为执行一条指令需要4 个时钟周期，故机器每秒可以执行的指令数为24M/4=6M 条（600 万条）。

2) 插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M 条，即400 万条。

36、解析：

1) 在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指定其颜色。每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。表示每个像素的颜色数m 和每个像素占用的存储器的比特数n 之间的关系由下面的公式给出：


$$n=\log_2m$$

2) 由于显示缓冲存储器的容量应按照最高灰度（65536 色）设计，故容量为640×480×（log₂65536 ）bit/8=614400B ≈615KB

六、综合题

37、解析：微指令字长为24 位，操作控制字段被分为4 组，第1 组3 位（表示5 个微命令）.第2 组4 位，（表示8 个微命令），第3 组4 位（表示14 个微命令），第4 组2 位（表示3 个微命令）；判断测试条件字段2 位，下地址字段9 位。

- 1) 因为下地址字段有9 位，所以控制存储器的容量为2⁹×24 位。
- 2) 微指令的具体格式如图所示。



38、解析：

- 1) 页大小为8KB，页内偏移地址为13 位，故 $A=B=32-13=19$ ； $D=13$ ； $C=24-13=11$ ；主存块大小为64B，故 $G=6$ 。2路组相联，每组数据区容量有 $64B\times 2=128B$ ，共有 $64KB/128B=512$ 组，故 $F=9$ ； $E=24-G-F=24-6-9=9$ 。因而 $A=19$ ， $B=19$ ， $C=11$ ， $D=13$ ， $E=9$ ， $F=9$ ， $G=6$ 。TLB中标记字段B的内容是虚页号，表示该TLB项对应哪个虚页的页表项。
- 2) 块号 $4099=000001000000000011B$ ，因此所映射的Cache 组号是 $000000011B=3$ ，对应的H字段内容为 $000001000B$ 。
- 3) Cache 缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache 缺失只访问主存。
- 4) 因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢得多，所以，在Cache ——主存层次，Cache 可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。

39、解析：

- 1) 指令操作码占4位，则该指令系统最多可以有 $2_4=16$ 条指令。由于指令操作数占6位，其中3位指示寻址方式，寄存器编号占3位，因此该计算机最多可以有 $2_3=8$ 个通用寄存器。由于计算机字长为16位，因此存储器数据寄存器（MDR）至少为16位。主存空间为128KB，按字（16位）编址，寻址范围为0~64K ，存储器地址寄存器（MAR）需16位（ $2_{16}=64K$ ）。
- 2) 寄存器为16位，指令中可寻址范围至少可达 $0\sim 2_{16}-1$ 。主存地址空间为 $2_{16}=64K$ ，寻址范围也应该大于或等于64K。因此，转移指令的目标地址范围是 $0\sim 2_{16}-1$ 。
- 3) 汇编语句“add （R4）.（R5）+” 对应的机器码。

OP	Ms	Rs	Md	Rd
0010	001	100	010	101
	源寻址方式	源寄存器	目标寻址	目标寄存器

对应的机器码写成十六进制为0010001100010101B=2315H ：该指令的功能是将R4内容所指存储器单元的内容（源）与R5内容所指存储器单元（目标）的内容相加后，写到R5内容所指的存储器单元。