

2022 年齐鲁工业大学软件工程专业《计算机组成原理》科目期末试卷

A (有答案)

一、选择题

1、主存与 Cache 间采用全相联映射方式，Cache 容量 4MB，分为 4 块，每块 1MB，主存容量 256MB。若主存读/写时间为 30ms，Cache 的读/写时间为 3ns，平均读/写时间为 3.27ms，则 Cache 的命中率为（ ）。

A.90% B.95% C.97% D.99%

2、某计算机主存按字节编址，由 4 个 64M×8 位的 DRAM 芯片采用交叉编址方式构成，并与宽度为 32 位的存储器总线相连，主存每次最多读写 32 位数据。若 double 型变量 x 的主存地址为 804001AH，则读取 x 需要的存储周期数是（ ）。

A.1 B.2 C.3 D.4

3、下列关于配备 32 位微处理器的计算机的说法中，正确的是（ ）。

该机器的通用寄存器一般为 32 位

II.该机器的地址总线宽度为 32 位

III.该机器能支持 64 位操作系统

IV.一般来说，64 位微处理器的性能比 32 位微处理器的高

A.I、II B.I、III C.I、IV D.I、III、IV

4、（ ）可区分存储单元中在放的是指令还是数据。

A.存储器 B.运算 C.用户 D.控制器

5、程序 P 在机器 M 上的执行时间是 20s，编译优化后，P 执行的指令数减少到原来的 70%，而 CPI 增加到原来的 1.2 倍，则 P 在 M 上的执行时间是（ ）。

A.8.4s B.11.7s C.14s D.16.8s

6、某同步总线采用数据线和地址线复用方式，其中地址/数据线有 32 根，总线时钟频率为 66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（ ）。

A.132MB/s B.264MB/s C.528MB/s D.1056MB/s

7、系统总线中的数据线、地址线、控制线是根据（ ）来划分的。

A.总线所处的位置

B.总线的传输方向

C.总线传输的内容

D.总线的材料

8、流水线计算机中，下列语句发生的数据相关类型是（ ）。

ADD R1, R2, R3; (R2) + (R3) → R1

ADD R4, R1, R5; (R1) + (R5) → R4

A.写后写 B.读后写 C.写后读 D.读后读

9、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（ ）。

I1: addR1, R2, R3; (R2) + (R3) → R1

I2: addR5, R2, R4; (R2) + (R4) → R5

I3: addR4, R5, R3; (R5) + (R3) → R4

I4: addR5, R2, R6; (R2) + (R6) → R5

A.I1 和 I2 B.I2 和 I3 C.I2 和 I4 D.I3 和 I4

10、传输一幅分辨率为 640 像素×480 像素、65 536 色的图片（采用无压缩方式），假设采用数据传输速度为 56kbit/s，大约需要的时间是（ ）。

A.34.82s B.42.86s C.85.71s D.87.77s

11、各种外部设备均通过（ ）电路，才能连接到系统总线上。

A.外设 B.内存 C.中断 D.接口

12、由 3 个 “1” 和 5 个 “0” 组成的 8 位二进制补码，能表示的最小整数是（ ）。

A.-126 B.-125 C.-32 D.-3

13、在浮点机中，（ ）是隐藏的。

A.阶码 B.数符 C.尾数 D.基数

14、假设寄存器 R 中的数值为 200，主存地址为 200 和 300 的地址单元中存放的内容分别是 300 和 400，则（ ）访问到的操作数为 200。

I.直接寻址 200

II.寄存器间接寻址（R）

III.存储器间接寻址（200）

IV.寄存器寻址 R

A.I、IV B.II、III C.III、IV D.只有IV

15、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当 CPU 从存储器取出一个字节时，即自动完成 $(PC) + I - PC$ 。若当前指令地址是 3008H，要求转移到 300FH，则该转移指令第二个字节的内容应为（ ）；若当前指令地址为 300FH，要求转移到 3004H，则该转移指令第二个字节的内容为（ ）。

A.05H, F2H B.07H, F3 H C.05H, F3H D.07H, F2H

二、填空题

16、寻址方式按操作数的物理位置不同，多使用_____型和_____型，前者比后者执行速度快。

17、对存储器的要求是_____、_____、_____为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。

18、多媒体 CPU 是带有_____技术的处理器。它是一种_____技术，特别适合于图像数据处理。

19、移码表示法主要用于表示浮点数的_____码，以利于比较两个_____数的大小和进行操作。

20、存储器和 CPU 连接时，要完成_____的连接；_____的连接和_____的连接，方能正常工作。

21、运算器的两个主要功能是：_____，_____

22、不同机器有不同的_____，RISC 指令系统是_____指令系统的改进。

23、主存储器的性能指标主要是存储容量、存取时间、_____和_____

24、相联存储器是按_____访问的存储器，在 cache 中用来存放_____，在虚拟存储器中用来存放_____。

25、CPU 能直接访问_____和_____但不能直接访问磁盘和光盘。

三、名词解释题

26、CRT:

27、总线事务:

28、字节：

29、直接映象：

四、简答题

30、零地址指令的操作数来自哪里？？各举一例说明。

31、DRAM 存储器采用何种方式刷新？有哪几种常用的刷新方式？

32、主存储器的性能指标有哪些？含义是什么？

33、什么是 DMA 方式？DMA 的主要优点及适用场合？

五、计算题

34、一个 $16K \times 16$ 位的存储器，有 $1K \times 4$ 位的DRAM芯片，内部结构由 64×64 构成，试问：

1) 采用异步刷新方式，如果最大刷新闻隔为 $2ms$ ，则相邻两行之间的刷新间隔是多少？

2) 如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设存储器的存储周期为 $0.5\mu s$ ，“死区”占多少时间？“死时间率”为多少（刷新周期为 $2ms$ ）？

35、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？


36、某总线时钟频率为 $100MHz$ ，在一个64位总线中，总线数据传输的周期是10个时，钟周期传输25个字的数据块，试问：

- 1) 总线的数据传输率是多少?
- 2) 如果不改变数据块的大小, 而是将时钟频率减半, 这时总线的数据传输率是多少?

六、综合题

37、设某机有4个中断源A、B、C、D,其硬件排队优先顺序为 $A>B>C>D$, 现要求将中断处理顺序改为 $D>A>C>B$ 。

- 1) 写出每个中断源对应的屏蔽字。
- 2) 按图所示的时间轴给出的4个中断源的请求时刻, 画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。



38、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。和基址寄存器Ra，均为16位。

- 1) 若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？一次间接寻址的范围又是多少？
- 2) 若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。
- 3) 若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？

39、假定在一个8位字长的计算机中运行如下类C程序段：

```
unsigned int x=134;
```

```
unsigned int y=246;
```

```
int m=x;
```

```
int n=y;
```

```
unsigned int z1=x-y;
```

```
unsigned int z2=x+y;
```

```
int k1=m-n;
```

```
int k2=m+n;
```

若编译器编译时将8个8位寄存器R₁~R₈分别分配至变量x、y、m、n、z₁、z₂、k₁和k₂，则回答下列问题（提示：带符号整数用补码表示）：

1) 执行上述程序段后，寄存器R₁，R₅和R₆的内容分别是什么（用十六进制表示）？

2) 执行上述程序段后，变量m和k₁的值分别是多少（用十进制表示）？

3) 上述程序段涉及带符号整数加/减、无符号整数加/减运算，这4种运算能否利用同一个加法器及辅助电路实现？简述理由。

4) 计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？

参考答案

一、选择题

1、D

2、C

3、C

4、D

5、D

6、C

7、C

8、C

9、B

10、D

11、D

12、B

13、D

14、D

15、C

二、填空题

16、RR RS

17、容量大 速度快 成本低

18、MMX 多媒体扩展结构

19、阶码 指 对阶

20、顺序寻址方式 跳跃寻址方式

21、算术运算 逻辑运算

22、指令系统 CISC

23、存储周期 存储器带宽

24、内容 行地址表 段表、页表和快表

25、cache 主存

三、名词解释题

26、CRT:

阴极射线管，显示器的一种。

27、总线事务:

从总线的请求到完成总线的使用的操作序列。

28、字节:

衡量数据量以及存储容量的基本单位。1 字节等于 8 位二进制信息，

29、直接映象:

cache 的一种地址映象方式，一个主存块只能映象到 cache 中的唯一一个指定块。

四、简答题

30、答：零地址指令的操作数来自 ACC，为隐含约定。在一地址指令中，另一个操作数的地址通常可采用 ACC 隐含寻址方式获得。

31、答：DRAM 采用读出方式进行刷新。因为读出过程中恢复了存储单元的 MOS 栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。常用的刷新方式由三种：集中式、分散式、异步式

32、答：存储器的性能指标主要是存储容量，存储时间、存储周期和存储器带宽。在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。

存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。

存储器带宽是指存储器在单位时间中的数据传输速率

33、答：DMA 直接访问存储器，一种高速输入输出的方法，能直接访问内存，可以减少 cpu 的 I/O 的负担；适合大批量得数据传输；

五、计算题

34、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1) 采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔 $=2\text{ms}/64=31.25\mu\text{s}$ ，可取的刷新间隔为 $31\mu\text{s}$ 。

2) 如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为 $0.5\mu\text{s}$ ，则“死区” $=0.5\mu\text{s}\times 64=32\mu\text{s}$ ，“死时间率” $=32\mu\text{s}/2000\mu\text{s}\times 100\%=1.6\%$ 。

35、解：首先 $1\text{MB}=8\text{Mbit}$ （为了在后面的计算中单位统一）按字节寻址时，寻址范围为：

$8\text{Mbit}/8\text{bit}=1\text{MB}$ 。按半字寻址时，寻址范围为： $8\text{Mbit}/16\text{bit}=512\text{KB}$ 。按字寻址时，寻址范围为：

$8\text{Mbit}/32\text{bit}=256\text{KB}$ 。按双字寻址时，寻址范围为： $8\text{Mbit}/64\text{bit}=128\text{KB}$ 。

36、解析：

1) 根据时钟频率为 100MHz ，可以计算出时钟周期为 10^{-8}s ，则一个总线传输周期为 10^{-7}s ，也就是说， 10^{-7}s 可以传送 $64\times 25\text{bit}$ 的信息，即 200B 。故总线的数据传输率为 $200\text{B}/10^{-7}\text{s}=2000\text{MB/s}$

2) 如果将时钟频率减半, 可以计算出时钟周期为 $2 \times 10^{-8} \text{s}$, 则一个总线传输周期为 $2 \times 10^{-7} \text{s}$, 也就是说, $2 \times 10^{-7} \text{s}$ 可以传送200B的信息, 故总线的数据传输率为 $200 \text{B} / 2 \times 10^{-7} \text{s} = 1000 \text{MB/s}$


六、综合题

37、解析:

1) 在中断处理顺序改为 $D > A > C > B$ 后, 每个中断源新的屏蔽字如图所示。

中断源	中断屏蔽码			
	A	B	C	D
A	1	1	1	0
B	0	1	0	0
C	0	1	1	0
D	1	1	1	1

2) 根据新的处理顺序, CPU 执行程序的轨迹如图所示。



38、解析：

1) 首先，由于MDR为16位，因此可以得出存储字长为16位。又由于采用了单字长指令，因此指令字长为16位。根据题知道需要实现105种操作，所以操作码需要7位。从题意可以看出，需要实现直接寻址、间接寻址、变址寻址、基址寻址这4种寻址方式，故取两位寻址特征位，最后得指令格式为

操作码	寻址方式 I	形式地址 A
-----	--------	--------

其中，操作码占7位，可完成105种操作；寻址方式I占2位，可实现4种寻址方式；形式地址A占7位，故直接寻址的范围为 $2^7=128$ 。由于存储字长为16位，因此一次间接寻址的寻址范围为 $2^{16}=64K$ 。

2) 双字长指令格式如下：

操作码	寻址方式 I	形式地址 A
形式地址 B		

形式地址A和B共同构成新的形式地址，故形式地址占23位，所以可直接寻址的范围为 $2^{23}=8M$ 。

3) 容量为8MB, 即 $8M \times 8$ 位的存储器。由于现在的存储字长(或者因为MDR为16位)为16位, 因此可以将8MB写成 $4M \times 16$ 位。从上面问题可以知道, 双字长指令可以访问8MB的容量, 肯定可以满足要求, 是一种不错的办法。还有一种方法就是将变址寄存器 R_x 和基址寄存器 R_b 取22位, 那么就可以采用变址寻址和基址寻址来访问到4M的存储空间。

39、解析:

1) 寄存器R1存储的是134, 转换成二进制为10000110B, 即86H。寄存器R5存储的是 $x-y$ 的内容, $x-y=-112$, 转换成二进制为10010000B, 即90H。寄存器R6存储的是 $x+y$ 的内容, $x+y=380$, 转换成二进制为101111100B(前面的进位舍弃), 即7CH。由于计算机字长为8位, 因此无符号整数能表示的范围为0~255, 而 $x+y=380$, 故溢出。

2) m二进制表示为10000110B, 由于m是int型, 因此最高位为符号位, 可以得出m的原码为11111010(对10000110除符号位取反加1), 即-122。同理, n的二进制表示为11110110B, 故n的原码为10001010, 转成十进制为-10。因此, $k1=-122-(-10)=-112$ 。

3) 参考答案: 可以利用同一个加法器及辅助电路实现。因为无符号整数和有符号整数都是以补码形式存储, 所以运算规则都是一样的。但有一点需要考虑, 由于无符号整数和有符号整数的表示范围是不一样的, 因此需要设置不一样的溢出电路。

4) 至于内部如何判断溢出, 可参考前面的总结。带符号整数只有k2会发生溢出。分析: 8位带符号整数的补码取值范围为-128~+127, 而 $k2-m+n=-122-10=-132$, 超出范围。而 $k1=-112$, 在范围-128~+127之内。