

齐鲁工业大学2018-2019学年第二学期考试卷

《计算机组成原理》期末试卷（A）

院(系)_____ 班级_____ 学号_____ 姓名_____

题号	一	二	三	总分
得分				

得分

一、计算题（20 分，需要计算过程）

1. 某计算机主存地址 32 位，按字节编址。假定 Cache 中最多存放 64 个主存块，采用直接映射方式、写回法（Write Back），块大小为 32B，则该 Cache 的总容量是多少字节？（8 分）

2. CPU 执行一段程序，cache 完成存取的次数为 1960 次，主存完成存取的次数为 40 次，已知 cache 存取周期为 50ns，主存存取周期为 200ns，则 cache 命中率是多少？cache/主存系统的平均访问时间是多少？（8 分）

3. 某总线在一个总线周期中并行传送 4 个字节的信息，假设一个总线周期等于 2 个总线时钟周期，总线时钟频率为 133MHz，总线带宽是多少 Bps？（4 分）

得分

二、问答题（30 分，每题 10 分）

1. 在集中式仲裁中有七个设备申请总线的控制权，构造电路时分别额外增加了①三根线、②五根线、③十五根线，则①~③分别是什么仲裁方式？其中，可以保证所有设备申请总线机会均等的是哪一种方式？当代总线标准普遍采用哪一种方式？

①	②	③
---	---	---

机会均等：_____ 当代总线标准普遍采用：_____

2. 某 32 位计算机按字节编址，采用小端方式。若语句“int i=0;”对应指令的机器代码为“C6 95 FC 00 00 00 00”，则语句“int i= -375;”对应指令的机器代码是多少？（写出详细过程）。

3. 大学生小明立志今后为中国的芯片事业添砖加瓦，他觉得《计算机组成原理》课程很重要，你觉得他的想法对吗？请阐述理由。（得分和答题内容及答题字数相关）

得 分

三、综合应用题（50 分，每题 10 分）

1. 假设某计算机有 I、II、III、IV、V 五个中断源，它们的硬件中断优先级分别为 I、II、III、IV、V。若这五级中断同时发出中断请求，但要求中断处理次序为 III、IV、I、V、II。请设计各级处理程序的中断屏蔽字。（“1”为屏蔽，“0”为开放，屏蔽字 D4-D0 从高位到低位对应顺序为 I、II、III、IV、V，如 D4 对应 I）

中断序号	中断屏蔽字
I	
II	
III	
IV	
V	

2. 在采用“①取指、②译码/取数、③执行、④访存、⑤写回”5段流水线的处理器中，执行如下指令序列，其中s0、s1、s2、s3和t0表示寄存器编号。系统中无法保存运算的中间结果，请填写下表（填写序号①~⑤即可），给出指令序列在流水线中的执行过程。

```
I1:  add s2, s1, s0    //  $R[s2] \leftarrow R[s1] + R[s0]$ 
```

```
I2:  load s3, 0(t0)    // R[s3] ← M[R[t0]+0]
```

```
I3:  add s2, s2, s3    //  $R[s2] \leftarrow R[s2] + R[s3]$ 
```

[illegible]


3. 将 -32.5 转换为 IEEE754 单精度浮点数格式(结果用十六进制表示,需要详细的转换过程)。

4. 若某机主频为 200MHz, 每个指令周期平均为 2.5 个 CPU 周期, 每个 CPU 周期平均包括 2 个主频周期, 则

(1) 该机平均指令执行速度为多少 MIPS?

(2) 若 CPU 的控制器采用微程序控制方式, 微指令字长 32 位, 采用水平型编码控制的微指令格式, 断定方式。微命令构成 5 个互斥类, 各包含 2 个、4 个、8 个、10 个和 3 个微命令, 外部条件共 2 个(判别测试字段不需要编码)。则控制存储器的容量应为多少字节?

5. 某机指令格式如图所示:



图中 X 为寻址特征位, 且 X=0 时, 直接寻址; X=1 时, 用变址寄存器 X₁ 进行变址; X=2 时, 用变址寄存器 X₂ 进行变址; X=3 时, 相对寻址。设 (PC)=1234H, (X₁)=0037H, (X₂)=11ABH, 请确定下列指令的有效地址(均用四位十六进制表示)。

(1) 4420H (2) 2244H (3) 132CH (4) 3521H (5) 6723H

(1)	(2)	(3)	(4)	(5)