

#### Universidade de Brasília

Departamento de Ciência da Computação


# Síntese de Hardware

Verilog
Altera DE1-SoC

# Linguagem de Descrição de Hardware (HDL)

#### Motivação:


Sistemas Digitais complexos são praticamente impossíveis de estudar e implementar através das técnicas tradicionais de síntese de circuitos digitais usando esquemático ao nível de transistores ou mesmo portas lógicas!





# Linguagem de Descrição de Hardware (HDL)

 Juntamente com VHDL, Verilog é uma das mais populares HDLs. Muito usada pela Intel (SytemVerilog).



Fonte: Mentor Graphics (link)



# Verilog

#### Histórico

1984/85 – criada por Philip Moorby (Gateway Design System Co.) adquirida pela empresa Cadence

1990 – Open Verilog International : Domínio público

1995 – Padrão IEEE 1364

2005 – revisão e atualização do padrão, IEEE 1364

2012 – IEEE 1800, SystemVerilog, orientação a objetos - Superset


### Usada para projetos de circuitos:


- □ ASIC (Application Specific Integrated Circuit)
- □ FPGA (*Field Programmable Gate Array*).




# Verilog

- Níveis de Abstração
  - □ Nível de Layout (*Layout Level*)
  - □ Nível de Portas Lógicas (Gate Level)






2-input NAND gate



- Nível de Transferência de Registradores (Register Transfer Level)
- Nível Comportamental (Behaviour Level)
  assign a = b / c;





# SystemVerilog – aspectos básicos

### Representação de Números:

Números negativos: -8'd3 = -3 em 8 bits em complemento de 2 (11111101)

#### Valores:

níveis lógicos: 0 ou 1

desconhecido: x (nível lógico não conhecido)

alta impedância: z (fio não conectado)

Ex.: 32'bz 8'h0x 4'b1z0x

Obs: se o tamanho não for especificado o default é 32 bits!



## SystemVerilog – aspectos básicos

- Tipos de Dados
- wire: define um ou conjunto de fios

reg : define um registrador (síncrono ou assíncrono)

```
Ex.: reg a; // a é um latch ou flip-flop

reg [7:0] b; /* b é um conjunto de 8 latches ou flip-flops */
```

logic : define um registrador ou wire

```
Ex.: logic a; // a é um elemento definido pelo sintetizador logic [7:0] b; /* b é um elemento de 8 bits definido pelo sintetizador */
```

Tipos abstratos (32 bits): integer, real (IEEE 754)



- Características da sintaxe
- Case Sensitive :
  reset é diferente de Reset e de RESET
- Nomes não podem iniciar por números: 2mux é um nome inválido! mux2 é válido
- Espaços em branco são ignorados
- Comentários iguais à linguagem C

```
// comentário de uma linha
/* comentário
  em múltiplas linhas */
```



### Estrutura básica de uma descrição Verilog





## Operações Básicas do Verilog e precedência


( )	Indica prioridade
{},{{}}	Concatenação
~	NOT
*, /, %	multiplicação, divisão, módulo
+, -	adição, subtração
<<, >>	deslocamento lógico
<<<, >>>	deslocamento aritmético
<, <=, >, >=	Comparações
==, !=	igual, diferente
&, ~&	AND, NAND
^, ~^	XOR, XNOR
, ~	OR, NOR
?:	operador ternário condicional



#### Síntese

A síntese de um circuito corresponde à tradução (compilação) de uma descrição Verilog em uma netlist (descrição das interconexões dos circuitos) pelo uso de uma ferramenta de síntese (Quartus).

Geralmente, durante a compilação, diversas otimizações são realizadas.





# Atribuições

#### 1) Definindo um circuito combinacional

Neste caso, geralmente y é do tipo wire.

```
assign y = ~a & ~b & ~c | a & ~b & ~c;
ou
always @(*) begin
  y <= ~a & ~b & ~c | a & ~b & ~c; end;
    Operador atribuição Não-Blocante</pre>
```

ou

```
always @(*) begin
y = ~a & ~b & ~c;
y = y | a & ~b & ~c; end;
Operador atribuição Blocante
```



# Atribuições

### 2) Definindo um circuito sequencial

Neste caso, geralmente y é do tipo reg.

```
always @ (posedge clock) begin

y <= ~a & ~b & ~c| a & ~b & ~c; end;

Operador atribuição Não-Blocante
```

#### ou

```
always @(posedge clock) begin
y = ~a & ~b & ~c;
y = y | a & ~b & ~c; end;
Operador atribuição Blocante
```

# FPGA: Intel Cyclone-V 5CSEMA5F31C6

#### Field Programmable Gate Array

Chip capaz de implementar qualquer sistema digital através da definição da interconexão de seus elementos.

#### O modelo Cyclone V possui:

- 896 pinos
- 32.070 Adaptive Logic Module (ALM)
  - □ Função Lógica de 8 entradas
  - □ 4 registradores de 1 bit
  - □ Somadores encadeáveis (carry)
  - Roteamento
- Memória RAM 4.065.280 bits
- 87 DSP (multiplicador 18x18, 64 add)
- 6 PLL (Phase Locked Loop)
- 288 Pinos de IO para o usuário
- ARM Cortex-A9 dual core







Figure 8: ALM for Cyclone V Devices



### Plataforma Intel DE1-SoC




### Revisão: Temporização em circuitos digitais



- A escrita no elemento de estado 1 deve respeitar os tempos de:
- tempo de pré-carga (setup time, tsu) do elemento 1
- tempo de hold (hold time, th) do elemento 1
- O elemento de estado 2 só pode ser escrito depois que os dados em sua entrada estarem estáveis
- atraso de propagação da saída dado o clock (clock to output, tco) do elemento 1
- atraso da lógica combinacional (propagation delay, tpd=max(tp<sub>HL</sub>,tp<sub>LH</sub>))
- tempo de pré-carga (setup time, tsu) do elemento de estado 2

# Sinal de relógio: clock








### Temporização em circuitos digitais

https://www.intel.com/content/www/us/en/programmable/customertraining/OLT/TQ\_Intro\_p1/presentation\_html5.html

### Launch & Latch Edges




O tempo de chegada do clock nas entradas dos regs geralmente, não são o mesmo! Dependem do caminho! Clock Skew.

clock cycle, i.e. rising to rising edge)



# Tempo de chegada do dado (tc<sub>data</sub>) Data Arrival Time

The time for data to arrive at the destination register's (REG2) D input




$$tc_{data} = t_{clk1} + t_{co} + t_{pd}$$



# Tempo de chegada do clock (t<sub>clock2</sub>) Clock Arrival Time

The time for the clock to arrive at destination register's (REG2) clock input




Clock arrival time = latch edge +  $T_{clk2}$ 



# Tempo requerido de setup (tr<sub>setup</sub>) Data Required Time (Setup)

The minimum time required for the data to be valid before the latch edge so the data can be successfully latched into the destination register (REG2)



Data required time (Setup) = Clock arrival time - t<sub>su</sub> - Setup uncertainty (clock Jitter)


$$tr_{setup} = t_{clk2} - t_{su}$$
- incerteza



# Tempo requerido de hold (tr<sub>hold</sub>)

### Data Required Time (Hold)

The minimum time required after the latch edge for the data to remain valid for successful




Data required time (Hold) = Clock arrival time + t<sub>h</sub> + Hold uncertainty (clock jitter)

$$tr_{hold} = t_{clk2} + t_h + incerteza$$




# Tempo de folga de setup (S<sub>setup</sub>) Setup Slack (2)



$$S_{\text{setup}} = Min\{tr_{\text{setup}}\} - Max\{tc_{\text{data}}\}$$



# Tempo de folga de hold (S<sub>hold</sub>) Hold Slack (2)



$$S_{hold} = Min\{tc_{data}\} - Max\{tr_{hold}\}$$



# Análise dos tempos de folga





Requerimentos foram atendidos

Se os tempos de folga forem negativos → Problema!



- Requerimentos não foram atendidos
- Precisa rever o projeto e/ou os requerimentos temporais