

Аппаратные средства вычислительной техники

доцент ВШК ИКНН, к.т.н.


Семенов Павел Олегович

Санкт-Петербург — 2026

Цель – *подготовка к деятельности, связанной с эксплуатацией и обслуживанием аппаратуры и оборудования, содержащего современные средства вычислительной техники, в том числе для обеспечения информационной безопасности.*

Задачами дисциплины являются:

- Изучение арифметических и логических основ вычислительной техники
- Изучение принципов работы микропроцессорных систем, архитектуры и принципов работы персональных компьютеров
- Формирование представлений о принципах обеспечения информационной безопасности с использованием вычислительной техники
- Ознакомление с перспективными направлениями развития вычислительной техники



Для изучения дисциплины **необходимо** знание:

- Электроника и схемотехника
- Языки программирования, методы программирования
- Структуры данных
- Теория информации
- Теория чисел и вычислительная математика
- Математическая логика и теория алгоритмов

Дисциплина **необходима** для изучения:

- Объектно-ориентированное программирование
- Операционные системы
- Компьютерные сети
- Сети и системы передачи данных
- Техническая защита информации
- Программно-аппаратные средства обеспечения информационной безопасности

1. Арифметические и логические основы ЭВМ
2. История развития вычислительной техники
3. Элементарные узлы и компоненты ЭВМ
4. Основы построения вычислительных машин и систем
5. Архитектура системы команд
6. Развитие центрального процессора
7. Микроархитектуры процессоров
8. Организация компьютерной памяти
9. Организация компьютерных шин, интерфейсы
10. Организация подсистемы ввода/вывода
Организация системы прерываний
Периферийные устройства ПЭВМ
11. Классы и архитектуры вычислительных систем
Организация параллельных вычислений

Для итоговой аттестации необходимо:

- Практика (зачёт):
 - ❑ Выполнить нужный объём лабораторного практикума
 - ❑ Пройти итоговое собеседование по лабораторному практикуму (ответить на вопросы по микроконтроллеру ATmega32: система команд, архитектура и т.п.)
- Теория (экзамен):
 - Посещение не менее 66% лекций
 - Сдать экзамен по теоретическому (лекционному) материалу

С вопросами по дисциплине можно обращаться через MS Teams


или по электронной почте: ***setenovpo@gmail.com***

- Супрун А.Ф. **Аппаратные средства и обеспечение информационной безопасности** / А.Ф. Супрун, П.О. Семенов, М.А. Полтавцева. — СПб.: Изд-во Политехн. ун-та, 2016. — 204 с.
- Таненбаум Э. **Архитектура компьютера** / Э. Таненбаум, Т. Остин. — 6-е изд. — СПб.: Питер, 2013. — 816 с.: ил.
- Максимов Н.В. **Архитектура ЭВМ и вычислительных систем: Учебник** / Н.В. Максимов, И.И. Попов, Т.Л. Партыка. — 5-е изд., перераб. и доп. — М.:ФОРУМ: ИНФРА-М, 2013. — 512 с.: ил.
- Цилькер Б.Я. **Организация ЭВМ и систем. Учебник для вузов** / Б.Я. Цилькер, С.А. Орлов. — 2-е изд. — СПб.: Питер, 2011. — 688 с.
- Бройдо В.Л. **Вычислительные системы, сети и телекоммуникации. Учебник для вузов** / В.Л. Бройдо, О.П. Ильина. — 4-е изд. — СПб.: Питер, 2011. — 520 с.




- Отладочная плата EasyAVR v7
- Микроконтроллер ATmega32
- Программное обеспечение:
 - AVRFlash
 - Atmel Studio
 - MicroC
 - Proteus
- Состав лабораторных работ
- Порядок выполнения лабораторных работ
- Требования к отчётам

Отладочная плата EasyAVR v7





Потенциометр


Светодиоды
SW10



Семисегментные
индикаторы – SW8



Внешняя EEPROM SW5 и SW6




UART SW10





- 8-разрядный микроконтроллер (МК)
 - ❑ Разрядность основных регистров 8 бит (1 байт)
- Гарвардская архитектура
 - ❑ Отдельная память для программ и для данных
- RISC архитектура система команд
 - ❑ Фиксированная длина команд (машинное слово – 2 байта)
 - ❑ Сокращённый набор команд (131 команда ассемблера)
 - ❑ Усложнён доступ к данным в ОЗУ
 - ❑ 32 регистра общего назначения
- ПЗУ команд 32 Кбайта (Program Flash)
- ПЗУ данных 1 Кбайт (EEPROM)
- ОЗУ 2 Кбайта (SRAM – Static RAM)
- Частота до 16 МГц, на плате – 8 МГц






Адресное пространство МК АТМega32






- 4х 8-разрядных порта ввода-вывода – 32 цифровые линии
- Внешние источники прерываний: **INT0**, **INT1** и **INT2**
- Множество внутренних источников прерываний
- Два 8-разрядных таймера-счётчика и один 16-разрядный, прерывания по переполнению и сравнению
- 8 каналов 10-разрядных аналого-цифровых преобразователей (**ADC0-ADC7**)
- 4 канала широтно-импульсной модуляции (ШИМ, **OCx**)
- Интерфейс USART (**RXD** и **TXD**)
- Интерфейс I²C (**SCL** и **SDA**)
- Интерфейс SPI (**SS**, **MISO**, **MOSI**, **SCK**)
- Сторожевой (Watchdog) таймер (**WDT**)
- Шесть спящих режимов (Sleep modes)
- Всего 64 регистра ввода-вывода



Основные компоненты МК ATmega32





- Арифметические (16 команд): ADD*, SUB*, INC, DEC, MUL*
- Логические (11 команд): AND*, OR*, EOR, COM, NEG, TST, CP*
- Битовые (7 команд): CLR, SER, CBR, SBR, CBI, SBI, SWAP
- Сдвиг (5 команд): LSL, LSR, ROL, ROR, ASR
- Изменение признаков (20 команд): BSET, BCLR, BST, BLD, SE*, CL*
- Условные переходы (25 команд): CPSE, SBRC, SBRS, SBIC, SBIS, BR**
- Безусловные переходы (3 команды): **JMP**, RJMP, IJMP
- Вызов подпрограммы (5 команд): **CALL**, RCALL, ICALL, RET, RETI
- Пересылка (35 команд): MOV*, LDI, LD*, LDS, ST*, STS, **LPM**, **SPM**, IN, OUT, PUSH, POP
- Управление (4 команды): NOP, SLEEP, WDR, BREAK

- Регистры общего назначения (РОН) R0-R31
- Регистры (порты) ввода-вывода (64 регистра):
 - SREG – флаги и состояние*
 - SPH/L – вершина стека*
 - DDR*, PORT*, PIN* – цифровые порты ввода-вывода A-D*
 - MCUCR, GICR, GIFR, SFIOR, WDTCR – конфигурация*
 - TIMSK, TIFR, OCR*, TCCR*, TCNT*, ICR* – таймеры*
 - EEARH/L, EEDR, EECR – EEPROM*
 - ADMUX, ADCSRA, ADCH/L, ACSR – АЦП*
 - UCSR*, UDR, UBRRH/L – USART*
 - TWDR, TWAR, TWCR, TWSR, TWBR – I²C*
 - SPDR, SPSR, SPCR, SPMCR – SPI*
- Константы (числа, адреса ОЗУ, адреса ПЗУ команд)
- Номер разряда РОН / порта ввода-вывода
- Номер разряда в регистре флагов и состояний SREG



Номер разряда	7	6	5	4	3	2	1	0
Имя флага	I	T	H	S	V	N	Z	C

$R \leftarrow \text{ADD } R_r, R_d$

#	Имя флага	Описание
C	Carry flag	Флаг переноса: результат сложения не уложился в разрядную сетку или при вычитании чисел без знака первое из них было меньше второго: $C = Rd_7 \times Rr_7 + Rr_7 \times \overline{R_7} + \overline{R_7} \times Rd_7$
Z	Zero flag	Флаг нулевого результата. Устанавливается, если результат операции равен 0: $Z = \overline{R_7} \times \overline{R_6} \times \overline{R_5} \times \overline{R_4} \times \overline{R_3} \times \overline{R_2} \times \overline{R_1} \times \overline{R_0}$
N	Negative flag	Флаг отрицательного результата. Устанавливается, если старший разряд результата равен единице: $N = R_7$
V	Two's complement overflow	Флаг переполнения дополнения до двух. Устанавливается, если было переполнение разрядной сетки знакового результата: $V = Rd_7 \times Rr_7 \times \overline{R_7} + \overline{Rr_7} \times \overline{Rd_7} \times R_7$
S	Sign flag	Знак результата. Устанавливается, если результат отрицательный: $S = N \oplus V$
H	Half Carry flag	Флаг половинного переноса. Устанавливается, если во время выполнения операции был перенос из третьего разряда результата (используется в двоично-десятичной арифметике): $H = Rd_3 \times Rr_3 + Rr_3 \times \overline{R_3} + \overline{R_3} \times Rd_3$
T	Transfer bit	Разряд из регистра общего назначения может быть скопирован в Т с помощью BST, бит из Т может быть скопирован в разряд регистра с помощью команды BLD.
I	Global interrupt flag	Общее разрешение прерываний. Для разрешения каких-либо прерываний он должен быть установлен в единицу



	Test	Boolean	Mnemonic	Complementary	Boolean	Mnemonic
Со знаком	$Rd > Rr$	$Z \cdot (N \oplus V) = 0$	BRLT*	$Rd \leq Rr$	$Z + (N \oplus V) = 1$	BRGE*
	$Rd \geq Rr$	$(N \oplus V) = 0$	BRGE	$Rd < Rr$	$(N \oplus V) = 1$	BRLT
	$Rd = Rr$	$Z = 1$	BREQ	$Rd \neq Rr$	$Z = 0$	BRNE
	$Rd \leq Rr$	$Z + (N \oplus V) = 1$	BRGE*	$Rd > Rr$	$Z \cdot (N \oplus V) = 0$	BRLT*
	$Rd < Rr$	$(N \oplus V) = 1$	BRLT	$Rd \geq Rr$	$(N \oplus V) = 0$	BRGE
Без знака	$Rd > Rr$	$C + Z = 0$	BRLO*	$Rd \leq Rr$	$C + Z = 1$	BRSH*
	$Rd \geq Rr$	$C = 0$	BRSH/BRCC	$Rd < Rr$	$C = 1$	BRLO/BRCS
	$Rd = Rr$	$Z = 1$	BREQ	$Rd \neq Rr$	$Z = 0$	BRNE
	$Rd \leq Rr$	$C + Z = 1$	BRSH*	$Rd > Rr$	$C + Z = 0$	BRLO*
	$Rd < Rr$	$C = 1$	BRLO/BRCS	$Rd \geq Rr$	$C = 0$	BRSH/BRCC
Общее	Carry	$C = 1$	BRCS	No carry	$C = 0$	BRCC
	Negative	$N = 1$	BRMI	Positive	$N = 0$	BRPL
	Overflow	$V = 1$	BRVS	No overflow	$V = 0$	BRVC

* Необходимо поменять местами аргументы



Микроконтроллер ATmega32 поддерживает режимы адресации для доступа к памяти программ (флэш-памяти) и памяти данных (SRAM, регистровому файлу, памяти ввода-вывода).

Регистровая, один регистр

Регистровая, два регистра

Регистровая адресация портов ввода-вывода

Прямая адресация данных

Косвенная адресация данных

Косвенная адресация данных со смещением


Косвенная адресация данных с предкрементом

Косвенная адресация данных с постинкрементом

Прямая адресация памяти программ (JMP и CALL)


Косвенная адресация памяти программ (IJMP и ICALL)

Относительная адресация памяти программ (RJMP и RCALL)




Операнд содержится в регистре d (Rd).


Результат (при необходимости) сохраняется в регистре d (Rd).




Операнды содержатся в регистрах *r* (**Rr**) и *d* (**Rd**).
 Результат сохраняется в регистре *d* (**Rd**).




Адрес операнда содержится в шести битах командного слова.
Rr/Rd - адрес регистра назначения или источника.



16-битный адрес данных содержится в 16 младших битах двухсловной инструкции.
 Rd/Rr указывает регистр назначения или источника.




Адрес операнда - это содержимое X-, Y- или Z-регистра.




Адрес операнда является результатом добавления содержимого Y- или Z-регистра к адресу, содержащемуся в шести битах командного слова.

Rd/Rr указывает регистр назначения или источника.




Перед операцией регистры X, Y или Z уменьшаются.

Адрес операнда - это уменьшенное содержимое X-, Y- или Z-регистра.




После операции увеличивается регистр X, Y или Z.


Адрес операнда - это содержимое X-, Y- или Z-регистра до приращения.



Выполнение программы продолжается по адресу, указанному непосредственно в командном слове.



Выполнение программы продолжается по адресу, содержащемуся в Z-регистре (т.е. в счётчик команд загружается содержимое Z-регистра).



Выполнение программы продолжается по адресу $PC + k + 1$.
Относительный адрес k находится в диапазоне от -2048 до 2047.



	15						0	
1	00cc	ccrd	dddd	rrrr	АЛУ: Opcode(c) Rd, Rr			
2	1001	010d	dddd	cccc	Расширенный формат АЛУ: Opcode(c) Rd			
3	01cc	KKKK	dddd	KKKK	АЛУ + непосредственный операнд: Opcode(c) Rd, #K			
4	10Q0	QQcd	dddd	cQQQ	Загрузка/сохранение: ld/st(c) X/Y/Z+Q, Rd			
5	11cc	KKKK	KKKK	KKKK	Переход: br(c) PC + K			
6	1001	010K	KKKK	11cK	KKKK	KKKK	KKKK	0
	31							

Формат команд МК ATmega32



№	Машинный код для формата команд																Описание			
1	1	0	0	1	.	0	0	n	r	.	r	r	r	r	.	0	0	0	0	Передача данных с прямой адресацией
	k	k	k	k	.	k	k	k	k	.	k	k	k	k	.	k	k	k	k	
2	1	0	0	1	.	0	1	0	k	.	k	k	k	k	.	1	1	n	k	Безусловные с прямой адресацией
	k	k	k	k	.	k	k	k	k	.	k	k	k	k	.	k	k	k	k	
3	1	1	0	n	.	k	k	k	k	.	k	k	k	k	.	k	k	k	k	Безусловные с относительной адресацией
4	1	0	0	1	.	0	1	0	n	.	0	0	0	n	.	1	0	0	n	Безусловные с косвенно-регистровой адресацией
5	1	1	1	1	.	0	n	k	k	.	k	k	k	k	.	k	s	s	s	Условные с относительной адресацией
6	0	0	0	0	.	0	0	0	0	.	0	0	0	0	.	0	0	0	0	Команда NOP
	1	0	0	1	.	0	1	0	1	.	1	0	n	n	.	1	0	0	0	Управляющие команды
7	1	0	0	1	.	0	1	0	0	.	n	s	s	s	.	1	0	0	0	Команды установки флагов в регистре SREG
8	0	0	n	n	.	n	n	r	d	.	d	d	d	d	.	r	r	r	r	Бинарные арифметические и логические команды
	1	0	0	1	.	1	1	r	d	.	d	d	d	d	.	r	r	r	r	Беззнаковое умножение
9	0	0	0	0	.	0	0	0	1	.	d	d	d	d	.	r	r	r	r	Пересылка регистровой пары
	0	0	0	0	.	0	0	1	0	.	d	d	d	d	.	r	r	r	r	Умножение чисел со знаком
10	0	0	0	0	.	0	0	1	1	.	n	d	d	d	.	n	r	r	r	Умножение смешанных чисел и дробное умножение
11	1	0	1	1	.	n	A	A	r	.	r	r	r	r	.	A	A	A	A	Команды установки/считывания всех разрядов портов I/O
12	1	0	0	1	.	1	0	n	n	.	A	A	A	A	.	A	b	b	b	Команды установки/считывания/переходов по разрядам портов I/O
13	1	1	1	1	.	1	n	n	r	.	r	r	r	r	.	0	b	b	b	Битовые команды
14	1	0	q	0	.	q	q	n	r	.	r	r	r	r	.	n	q	q	q	Передача данных с косвенно-регистровой адресацией и смещением
15	0	1	n	n	.	k	k	k	k	.	r	r	r	r	.	k	k	k	k	Унарные команды с операндом
16	1	0	0	1	.	0	0	n	r	.	r	r	r	r	.	n	n	n	n	Передача данных с косвенно-регистровой адресацией
	1	0	0	1	.	0	1	0	r	.	r	r	r	r	.	n	n	n	n	Унарные команды без операнда
17	1	0	0	1	.	0	1	1	n	.	k	k	r	r	.	k	k	k	k	Арифметические команды с регистровыми парами



delay:

LDI R17, 198; $y = 198$

LDI R16, 102; $x = 102$

delay_sub:

DEC	R16	$\left. \begin{array}{l} \text{Внутренний цикл} \\ \text{Внешний цикл} \end{array} \right\}$
BRNE	delay_sub	
DEC	R17	
BRNE	delay_ub	
NOP		

Команда	Число тактов
LDI	1 - загрузка
DEC	1 - декремент
BRNE	1 - сравнение 1/0 - переход
NOP	1 - простой

Флаг-бит Z устанавливается в 1 при нулевом результате операции

Команда условного перехода BRNE выполняет переход, если $Z = 0$

Число тактов до первого выхода из внутреннего цикла:

$$N_{\text{вн.1}} = (1_{\text{DEC}} + 2_{\text{BRNE}}) \times (x - 1) + 1_{\text{DEC}} + 1_{\text{BRNE}} = 3 \times x - 1$$

Число тактов до последующих выходов из внутреннего цикла:

$$N_{\text{вн.x}} = (1_{\text{DEC}} + 2_{\text{BRNE}}) \times (2^8 - 1) + 1_{\text{DEC}} + 1_{\text{BRNE}} = 3 \times 2^8 - 1$$


Общее число тактов:

$$\begin{aligned}
 N_{\text{общ}} &= 1_{\text{LDI}} \times 2 + (N_{\text{вн.1}} + 1_{\text{DEC}} + 2_{\text{BRNE}}) + (N_{\text{вн.x}} + 1_{\text{DEC}} + 2_{\text{BRNE}}) \times (y - 2) + (N_{\text{вн.x}} + 1_{\text{DEC}} + 1_{\text{BRNE}}) + 1_{\text{NOP}} = \\
 &= 3 \times x + 770 \times (y - 1) + 4 = 152.000
 \end{aligned}$$

Время выполнения: $t = N / T = 152.000 / 8.000.000 = 0,019 \text{ с} = 19 \text{ мс}$

Командный цикл процессора на архитектуре ATmega32


1. Передача флэш-памяти программ адреса текущей команды (из счётчика команд)
2. Увеличение счётчика команд на 1
3. Извлечение команды из флэш-памяти программ и запись в регистр команды
4. Декодирование команды
5. Извлечение адресов операндов (прямая адресация), возможно дополнение predetermined старших разрядов
6. Извлечение операндов (непосредственная адресация), возможно выравнивание
7. Извлечение байта/бита из порта ввода-вывода
8. Передача операндов в АЛУ
9. Выполнение операции
10. Извлечение байта из ОЗУ (LD*, POP, RET*)
11. Обновление статусов (флаги в SREG и т.п.)
12. Запись результата в РОН
13. Запись результата в порт ввода-вывода
14. Запись результата в ОЗУ (ST*, PUSH, CALL*)
15. Запись результата в счётчик команд
16. Переход к пункту 1





Этапы выполнения команд в МК ATmega32, пример


1. Передача памяти программ (ПЗУП) адреса текущей команды
2. Извлечение команды из ПЗУП и запись в регистр команды
3. Декодирование команды – определение типа операции и формата
4. Извлечение адресов операндов (номеров регистров общего назначения (РОН))
5. Извлечение операндов из команды (непосредственная адресация) и выравнивание данных (в данном случае расширение знакового операнда с 6 до 8 разрядов)
6. Передача операндов в сумматор
7. Выполнение операции суммирования
8. Передача результата операции суммирования в регистр адреса
9. Передача исполнительного адреса в ОЗУ
10. Запись данных из R25 в ОЗУ
11. Увеличение значения счётчика команд

Команда: STD Y+30, R25





Atmel Studio – компиляция примера






Частота 8 МГц

Устройство ATmega32 (!!!)


Запись программы
в ПЗУ МК

Загрузка программы
в память программы
AVRFlash


Источник тактовой
частоты – внешний
кварцевый резонатор



MicroC – упрощённая среда разработки



Proteus – эмуляция МК и элементов схемы



Состав лабораторных работ, требования для зачёта

№	Наименование лабораторной работы	Количество баллов	
		Язык ассемблера	Язык Си
1	Архитектура и система команд микроконтроллера ATmega32	1	—
2	Организация цифрового ввода-вывода	2	1
3	Работа с таймерами-счётчиками	3	2
4	Организация аналогового ввода-вывода: АЦП и ШИМ	3	2
5	Работа с внешними интерфейсами: UART и I2C	3	2
6	Взаимодействие МК и ПЭВМ. Прототип цифрового осциллографа	4	3
7	Взаимодействие МК и ПЭВМ. Прототип защищённого хранилища	6	4
8	Взаимодействие МК и ПЭВМ. Прототип системы шифрования	7	5

Для зачёта необходимо набрать до 27.04.2026:

- бригадам из одного человека – **7** баллов;
- бригадам из двух человек – **10** баллов;
- бригадам из трёх человек – **14** баллов.

или до конца семестра:

- бригадам из одного человека – **8** баллов;
- бригадам из двух человек – **11** баллов;
- бригадам из трёх человек – **15** баллов.







1. Выполнение задания в составе бригады + индивидуально (отладка дома в Proteus, в аудитории на плате EasyAVRv7)
2. Демонстрация работы программы на плате EasyAVRv7
3. Подготовка и оформление отчёта
4. Защита отчёта в аудитории (проверка понимания теории и авторства программного кода), возможно получение дополнительных заданий / требований / вопросов
5. Исправление замечаний, выполнение дополнительных заданий и загрузка окончательного отчёта в формате .pdf на СДО





- Заполнение всех пунктов из раздела «содержание отчёта»:
 - схема установки
 - блок-схема алгоритма работы программы
 - временная диаграмма (для работы №2)
 - ответы на контрольные вопросы
- Схема установки должна содержать все задействованные узлы отладочной платы и **не иметь посторонних элементов**
- Блок-схемы алгоритмов должны быть выполнены в соответствии с требованиями ЕСПД
- Наличие русскоязычных комментариев в листингах в объёме, достаточном для ответов на вопросы по коду

Примеры схемы установки



Примеры временных диаграмм



Примеры блок-схем алгоритмов

