


Аппаратные средства вычислительной техники




ЛЕКЦИЯ 3




ЭЛЕМЕНТАРНЫЕ УЗЛЫ ВЫЧИСЛИТЕЛЬНЫХ МАШИН

- Вентили
- Триггеры
- Сумматоры
- Счётчики
- Компараторы
- Шифраторы/дешифраторы
- Мультиплексоры/демультиплексоры
- Аналоговые компараторы, ЦАП/АЦП
- ПЛИС

Санкт-Петербург — 2026




- Вентили
- Триггеры
- Регистры
- Сумматоры
- Счётчики
- Схемы сравнения чисел
- Шифраторы и дешифраторы
- Мультиплексоры и демультимплексоры
- Аналого-цифровые и цифроаналоговые преобразователи (АЦП/ЦАП)
- Программируемые логические матрицы








- Первое поколение
 - электронная вакуумная лампа



- Второе поколение
 - биполярные pnp - и npr - транзисторы










- Третье и последующие поколения
 - МОП-транзисторы



Классификация логических элементов




- ДЛ – диодная логика
- РТЛ – резисторно-транзисторная логика
- ДТЛ – диодно-транзисторная логика
- ТТЛ – транзисторно-транзисторная логика
- ЭСЛ – эмиттерно-связанная логика
- ИИЛ – интегрально-инжекционная логика
- КМОП – логика на основе комплементарных ключей на МОП-транзисторах







И-НЕ




И




ИЛИ-НЕ




ИЛИ




Исключающее ИЛИ-НЕ




Исключающее ИЛИ




НЕ





Повторитель





Вентили




Инвертор





Вентиль И-НЕ



Вентиль ИЛИ-НЕ




Триггер (триггерная система) – класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов.




Асинхронный RS-триггер




S – set (установка), R – reset, (сброс)




Условное
графическое
обозначение (УГО)



На элементах
2И-НЕ



На элементах
2ИЛИ-НЕ



Граф

переходов


Пример: исключение
«Дребезга контактов»

Таблица состояний

S	R	Q(t)	$\bar{Q}(t)$
0	1	0	1
1	0	1	0
0	0	Q(t-1)	$\bar{Q}(t-1)$
1	1	x	x

Карта Карно


SR		00	01	11	10
Q $\bar{Q}$	01	01	01	00	10
	10	10	01	00	10
	00	x	01	00	10




Синхронный RS-триггер

S – set (установка), R – reset (сброс), C – синхронный вход


$Q(t + 1) = \bar{R}(Q(t) + S) + x \cdot S \cdot R$, где x – неопределённое значение



УГО



На элементах
2И-НЕ



Граф
переходов

Карта Карно


SR		00	01	11	10
Q	0	0	0	x	1
	1	1	0	x	1

Таблица состояний

C	S	R	Q(t)	Q(t+1)
0	x	x	0	0
			1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	x
1	1	1	1	x

D- и T- триггеры

D-триггер – Delay (задержка) / Data (данные)




УГО D-триггера
(статический
вход C)


Таблица состояний

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

УГО D-триггера (динамич. вход C)




T-триггер – Toggle (переключатель)



УГО синхронного
T-триггера
(динамич. вход C)

Таблица состояний

T	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0




D-триггер с динамическим
тактированием (0→1)


JK-триггер (синхронный)

J – jump (прыжок), K – kill (отключение)


$$Q(t + 1) = \bar{Q}(t) \cdot J + Q(t) \cdot \bar{K}$$



УГО
(статический
вход C)



УГО (динамический
вход C)




Граф
переходов

Карта Карно

JK		00	01	11	10
Q	0	0	0	1	1
	1	1	0	0	1

Таблица состояний

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0



еализация на базе триггеров других типов

	D-триггер	JK-триггер	ТС-триггер
	$D = Q\bar{R} + S$	$J = S; K = R$	$T = QR + \bar{Q}S$
D-	$R = \bar{D}; S = D$	$J = D; K = \bar{D}$	$T = Q \oplus D$
JK-	$R = QK; S = \bar{Q}J$	$D = \bar{Q}J + Q\bar{K}$	$T = \bar{Q}J + QK$
ТС-	$R = \bar{Q} \oplus \bar{T}; S = Q \oplus T$	$D = Q \oplus T$	$J = K = T$



Регистр — узел ЭВМ, предназначенный для хранения двоичных слов и выполнения над ними некоторых логических операций.


Регистр представляет собой совокупность RS-, JK- или D-триггеров

Операции в регистрах:

- Приём слова в регистр (установка состояния)
- Передача слова из регистра
- Сдвиг слова влево или вправо на заданное число разрядов в сдвиговых регистрах
- Преобразование последовательного кода слова в параллельный и обратно
- Установка регистра в начальное состояние (сброс)

По способу приёма и выдачи информации:

- Параллельные
- Сдвиговые
- Комбинированные



ПЧ – приём числа


СБ – сброс регистра в 0

ВПК – выдача прямого кода

ВОК – выдача обратного кода

Примеры сдвиговых регистров

Простейший сдвиговый регистр



Реверсивный регистр сдвига





Счётчик — накопительный узел ЭВМ, предназначенный для подсчёта числа импульсов, поступивших на его вход.

По структуре:

- С последовательным переносом
- Со сквозным переносом
- С параллельным переносом
- С групповым переносом

В зависимости от алгоритма реализации:


- Суммирующие
- Вычитающие
- Реверсивные
- С предустановкой

Коэффициент пересчёта — количество входящих импульсов, переводящих счётчик в исходное состояние


Время регистрации — интервал времени между поступлением входного сигнала и окончанием переходного процесса в счётчике

Разрешающая способность — минимальный период следования входных сигналов, при котором нет сбоев

Счётчик с последовательным переносом




Счётчик с последовательным переносом на Т-триггерах



Счётчик со сквозным переносом на Т-триггерах

Вентиль сквозного переноса





Сумматор — узел ЭВМ, выполняющий суммирование двоичных кодов чисел.


Различают комбинационные (одновременная подача слагаемых) и накапливающие (последовательная подача слагаемых) сумматоры.



По способу обработки разрядов:



- Последовательного действия
- Параллельного действия
- Последовательно-параллельного действия

По способу реализации переносов:



- С последовательным переносом
- Со сквозным переносом
- С параллельным переносом
- С групповым переносом










Одноразрядный сумматор








Результат $S = (s_3 \ s_2 \ s_1 \ s_0)$







Шифратор — это узел ЭВМ с несколькими входами и выходами, преобразующий сигнал на одном из входов в код этого входа






Дешифратор — комбинационный узел, который предназначен для преобразования двоичного кода на входе в управляющий сигнал на одном из выходов.

Если входов n , то выходных шин должно быть $N = 2^n$.

По структурному построению





- Линейные
- Многокаскадные








Мультиплексор — узел ЭВМ, осуществляющий передачу сигналов с одной из входных линий в выходную.

Если управляющих кодов k , то информационных кодов 2^k .




Демультимплексоры

Демультимплексор — это узел ЭВМ, осуществляющий передачу информации с общего входа на одну из выходных линий.





Цифровой компаратор

Компаратор — узел ЭВМ, предназначенный для выдачи выходных сигналов «равно» (E), «больше» (G), «меньше» (L) в зависимости от соотношения сравниваемых кодов А и В.



Многоразрядный цифровой компаратор



Однопороговый компаратор





$$U_{out} = \begin{cases} U_0, & \text{if } U_{in} < U_{ref} \\ \text{не определено}, & \text{if } U_{in} = U_{ref} \\ U_1, & \text{if } U_{in} > U_{ref} \end{cases}$$

где

U_{ref} — напряжение порога сравнения,

U_{out} — выходное напряжение компаратора,

U_{in} — входное напряжение на сигнальном входе компаратора



Двухпороговый (троичный) компаратор

$$\begin{cases} U_{ref2} > U_{ref1} \\ U_{out1} = \begin{cases} 0, & \text{if } U_{in} < U_{ref1} \\ \text{undefined}, & \text{if } U_{in} = U_{ref1} \\ 1, & \text{if } U_{in} > U_{ref1} \end{cases} \\ U_{out2} = \begin{cases} 0, & \text{if } U_{in} < U_{ref2} \\ \text{undefined}, & \text{if } U_{in} = U_{ref2} \\ 1, & \text{if } U_{in} > U_{ref2} \end{cases} \end{cases}$$

где:

U_{ref1} и U_{ref2} — напряжения нижнего и верхнего порогов сравнения,

U_{out1} и U_{out2} — выходные напряжения компараторов,


U_{in} — входное напряжение на компараторах.



Цифро-аналоговый преобразователь – узел ЭВМ, предназначенный для преобразования числа, представленного двоичным кодом в выходное напряжение – пропорциональную аналоговую величину

Точность преобразования ЦАП определяется:

- Стабильностью опорного напряжения
- Точностью изготовления сопротивлений
- Количеством преобразуемых двоичных разрядов
- Точностью операционного усилителя








Аналого-цифровой преобразователь — узел ЭВМ, преобразующий входной аналоговый сигнал в дискретный код (цифровой сигнал).



По принципу действия:


- прямого преобразования (без обратных связей)
- уравнивающие (с обратными связями)


АЦП прямого преобразования

















ПЛМ: $F_0 = \bar{a}b\bar{c}d + bcd$, $F_1 = \bar{a}b\bar{c}d + bcd$, $F_2 = a\bar{b}\bar{c}$








Структура FPGA (Field Programmable Gate Arrays)



ФБ – конфигурируемый функциональный (логический) блок, БВВ – блок ввода/вывода,
 ФП – функциональный преобразователь, RG – регистр, MUXs – мультиплексоры










Схема компонентов FPGA



- Перемычки типа antifuse
 - ❑ Компактность
 - ❑ Надёжность и повышенная радиационная стойкость
 - ❑ Невысокая стоимость



- Ключевые транзисторы, управляемые триггерами
- Флэш-ключи





Характеристика	Antifuse	SRAM-based	Flash
Энергозависимость	Нет	Да	Нет
Перепрограммирование	Нет	Да (внутри-системно)	Да (внутрисистемно или в выкл. сост.)
Скорость перепрограммирования (включая стирание)	–	Высокая	≈ в 3 раза медленнее, чем SRAM-based
Потребность во внешнем конфигурационном файле	Нет	Да	Нет
Пригодность для изготовления прототипов устройств	Нет	Высокая	Приемлемая
Готовность к работе сразу после включения	Да	Нет	Да
Защита прав интеллектуальной собственности	Высокая	Приемлемая	Высокая
Размер конфигурационной ячейки	Очень малый	Большой	Малый
Мощность потребления	Низкая	Средняя	Средняя
Устойчивость к радиации	Да	Нет	Нет