

ЛЕКЦИЯ 6



ТЕХНОЛОГИИ ПОВЫШЕНИЯ ПРОИЗВОДИТЕЛЬНОСТИ ПРОЦЕССОРОВ

- Показатели производительности
- Конвейеризация вычислений
- Технологии динамического исполнения
- Математический сопроцессор
- Расширения команд процессора
- Другие технологии повышения производительности



- *MIPS (Million Instructions Per Second)* – миллионов операций в секунду
- *MFLOPS (Million Floating Point Operations Per Second)* – миллионов операций с плавающей запятой в секунду
- *Производительность* – количество команд, выполняемых в единицу времени.

В формировании производительности участвуют память, шины, устройства ввода-вывода.



Показатель / критерий	ЦП 1	ЦП 2
Производительность, MIPS	$0,5 \times 10^3$	10^3
Среднее время выполнения одной инструкции, с	2×10^{-9}	10^{-9}
Число машинных команд в программе A	10^3	$2,5 \times 10^3$
Время выполнения программы A, с	2×10^{-6}	$2,5 \times 10^{-6}$



$$SPEC_i = \frac{T_{i \text{ Эт}}}{T_{i \text{ Контр}}}$$

$$SPEC_{\text{коэфф}} = \left(\prod_{i=1}^n SPEC_i \right)^{\frac{1}{n}}$$


$T_{i \text{ Эт}}$ – время выполнения i -ой программы на эталонной ЭВМ

$T_{i \text{ Контр}}$ – время выполнения i -ой программы на тестируемой ЭВМ

$$T = \frac{N \times S}{R}, \text{ с}$$


- T – процессорное время для выполнения программы
- N – количество машинных команд в программе
- S – среднее количество базовых шагов в одной команде
- R – тактовая частота

Закон Мура (1965 год, оценка объёма памяти)



Число транзисторов на микросхеме удваивается каждые 18 месяцев, то есть увеличивается на 60 % каждый год.


Закон Мура (микропроцессоры)



Конвейеризация вычислений


Обработка информации в одиночном блоке

T_{max}



Обработка информации в конвейере

$T_{max} / 3$



Конвейеры: синхронные и асинхронные

$$T_{CMAH} + T_{BP} + T_{PK} \leq T_K \leq T_{CMAH} + T_{CMIN} - T_{PK}$$


T_K — длительность тактового периода

T_C — время обработки на отдельной ступени конвейера


T_{BP} — время записи результата обработки в буферные регистры

T_{PK} — максимальная величина перекося

Перекося — неодновременное поступление параллельного сигнала



ВК	выборка команды (Fetch)
ДК	декодирование команды (Decode)
ВД	выборка данных (Lead)
ИК	исполнение команды (Execute)
ЗР	запись результата (Store)



ВК	выборка команды (Fetch)
ДК	декодирование команды (Decode)
ВД	выборка данных (Lead)
ИК	исполнение команды (Execute)
ЗР	запись результата (Store)

Показатели эффективности конвейера

- Ускорение – отношение времени обработки без конвейера к времени обработки при наличии конвейера

$$S = \frac{NKT_K}{(K + (N - 1))T_K} = \frac{NK}{K + (N - 1)} \xrightarrow{N \rightarrow \infty} K$$

- Эффективность – доля ускорения, приходящаяся на одну ступень конвейера

$$E = \frac{S}{K} = \frac{N}{K + (N - 1)} \xrightarrow{N \rightarrow \infty} 1$$

- Производительность – эффективность, делённая на длительность тактового периода


$$P = \frac{N}{T_K(K + (N - 1))} \xrightarrow{N \rightarrow \infty} \frac{1}{T_K} = F$$

N – длина входного потока;


K – количество стадий конвейера;

T_K – длительность тактового импульса;

F – частота тактирования



ВК	выборка команды (Fetch)
ДК	декодирование команды (Decode)
ВД	выборка данных (Lead)
ИК	исполнение команды (Execute)
ЗР	запись результата (Store)



ВК	выборка команды
ДК	декодирование команды
ВД	выборка данных
ИК	исполнение команды
ЗР	запись результата





	i80486	Pentium	Pentium Pro	Pentium MMX	Pentium II	Pentium IV	AMD Athlon
Число линий	1	2	3	2	3	3	3 + 3
Длина линии	5	5	14	6	14	20	17



Конфликтные ситуации в конвейере – риски (hazard):

- *Структурный риск* – попытка нескольких команд одновременно обратиться к одному ресурсу ВМ
- *Риск по данным* – взаимосвязь команд по данным
- *Риск по управлению* – неоднозначность выбора следующей команды при выполнении команд управления



Несколько команд, находящихся на разных ступенях конвейера, пытаются одновременно использовать один и тот же ресурс, чаще всего — память.

Проблемные этапы конвейера:

- Выборка команды
- Выборка данных
- Запись результата

Пути решения:

- Блочная организация основной памяти
- Использование кэш-памяти (данных и команд)



Чтение после записи (ЗПЧ)

$$I(i) \cap O(j) \neq \emptyset$$

	...	запись	...	...	...
...	...	...	чтение	...	

Запись после чтения (ЧПЗ)

$$O(i) \cap I(j) \neq \emptyset$$

	...	чтение	...	...	...
...	...	...	запись	...	

Запись после записи (ЗПЗ)

$$O(i) \cap O(j) \neq \emptyset$$

	...	запись	...	...	...
...	...	...	запись	...	


$O(k)$ — множество ячеек, изменяемых командой k

$I(l)$ — множество ячеек, читаемых командой l

Решения:

- Оптимизирующий компилятор
- Приостановка конвейера
- Ускоренное продвижение информации

Риск по управлению в конвейере команд



В среднем команда ветвления – **каждая шестая команда в программе**


Динамическое исполнение (dynamic execution technology)





- Предсказание ветвлений
- Внеочередное выполнение
- Переименование (ротация) регистров
- Выполнение по предположению
 - ❑ Предикация
 - ❑ Опережающее чтение данных



- Предсказание области памяти, содержащей следующие инструкции (точность $> 90\%$)
- Таблица истории для шаблонов (Pattern History Table, PHT)
Информация, используемая для доступа к PHT:
 - ☐ Адрес команды условного перехода
 - ☐ Регистр глобальной истории (Global History Register, GHT)
 - ☐ Регистр локальной истории (Local History Register, LHT)









- Определение оптимальной последовательности выполнения инструкций в тексте программы (просмотр декодированных команд)




- Изменение адресов (номеров) регистров в отдельных командах для исключения пересылок данных между регистрами



- Параллельная обработка блоков команд, без занесения результата


Методы:

- Предикация
- Опережающее чтение данных







Конвейер AMD K8




Конвейер AMD K8



Конвейер Intel Netburst



Конвейер Intel Netburst





а – преобразование CISC/RISC в VLIW
б – преобразование VLIW/CISC в RISC


в – макрослияние
г – микрослияние



- Назначение математического сопроцессора – выполнение арифметических операций и вычисление основных математических функций (тригонометрических, показательных, логарифмических) и т. д.
- До микропроцессора 80486 математический сопроцессор 8087 располагался на отдельном кристалле
- Математический сопроцессор исполняет только свои специфические команды, а всю работу по декодированию инструкций и доставке данных осуществляет ЦП



- Начиная с 80486 восемь 80-битных регистров для ПЗ $ST0-ST7$ встраиваются в ЦП
- Доступ к регистрам STx осуществляется в стековом порядке
- Младшие 64 разряда регистров STx используются в качестве MMX-регистров





- Дополнительный набор мультимедиа (MMX) инструкций, выполняющих по несколько потоковых действий за одну машинную инструкцию
- Обеспечивает **только целочисленные вычисления.**
- Особенности задач мультимедиа:
 - ❑ небольшая разрядность целочисленных данных (8-разрядные пиксели, 16-разрядное аудио)
 - ❑ небольшая длина циклов, но большое число их повторений
 - ❑ большой объём вычислений и значительный удельный вес операций умножения и накопления
 - ❑ существенный параллелизм операций в программах
- Общее повышение производительности – 10-20 %
- В программах обработки мультимедиа – до 60 %

Формат MMX-команд

instruction [src, dest]



- *instruction* – имя команды
- *dest* – выходной операнд
- *src* – входной операнд

Суффиксы команд определяют тип данных и арифметику:

- *US* (unsigned saturation) - арифметика с насыщением, данные без знака
- *S* или *SS* (signed saturation) - арифметика с насыщением, данные со знаком
- Если в суффиксе нет ни *S*, ни *SS*, используется циклическая арифметика (*wraround*)
- *B*, *W*, *D*, *Q* указывают тип данных



- Впервые появилась AMD K6-2 (1998 год)
- Процессорами Intel не поддерживается
- Дополнительные 21 команда и новые типы данных
- Использует MMX регистры для 3D-графики и звука
- Параллельная обработка двух пар 32-разрядных вещественных чисел одинарной точности
- Команды 3DNow! имеют длительность исполнения 2 такта и полностью конвейеризированы



SIMD – Single Instruction Multiply Data (Одна инструкция – множество данных) – векторная обработка.

- SSE – Pentium 3 (1999 год)
- Восемь 128-битных регистров XMM0-XMM7 (в AMD64 число SSE/XMM регистров увеличено от 8 до 16)
- Обработывает только значения с ПЗ (четыре числа одинарной точности в регистре XMMn)
- Дополнительные 70 команд:
 - ❑ 50 команд для повышения эффективности операций с ПЗ (операции с ПЗ совершаются за 1 цикл ЦП)
 - ❑ 12 команд (New Media) дополняют ранее введенные 57 команд MMX для ФЗ
 - ❑ 8 команд (New Cacheability) улучшают работу кэш-памяти *L1* при работе с мультимедиа



- SSE2 – Pentium 4
- 2 числа по 64 бита в одном регистре SSE
- Добавлены инструкции аналогичные MMX – целочисленные вычисление с упакованными числами
- В одном регистре XMMn помещаются для параллельной обработки:
 - ☐ 6 байт
 - ☐ 8 слов
 - ☐ 4 двойных слова
 - ☐ 2 учетверённых слова



- SSE3 – Prescott New Instructions (PNI)
- 13 дополнительных по отношению к SSE2 команд
- «Горизонтальная арифметика» – сложение и вычитание нескольких значений, расположенных в одном регистре
- Новая команда преобразования чисел ПЗ в целые без необходимости вносить изменения в глобальный режим округления



- 16 дополнительных по отношению к SSE3 команд, работающих с упакованными целыми: работа со знаком, сдвиги, перемешивание байт, умножения, горизонтальные сложения и вычитания целых.
- Новые команды могут работать как с 64-разрядными MMn, так и с 128-разрядными XMMn




- SSE4 – микропроцессоры Penryn (Core 2 Duo)
- SSE4 команды не работают с 64-битными MMXn-регистрами, только с 128-битными XMMn-регистрами.
- 32-битных процессоров с SSE4 нет.
- Новые 54 команды ускоряют компенсацию движения в видеокодеках, обеспечивают быстрое чтение из памяти, упрощают векторизации программ компиляторами, обрабатывают 8/16-битные строки, вычисляют CRC32 и т.д.



- Разработка AMD
- Цель — добавить в x86 возможности RISC-процессоров
- 47 новых команд для ускорения однопоточных вычислений за счёт увеличения «плотности» обрабатываемых данных
- Область применения: расчётные задачи (30% ускорение), обработка мультимедиа (20% ускорение) и шифрование (x5 ускорение)

- Аппаратное разделение времени: физический ЦП разбивается на 2 логических, каждый из которых использует единые общие ресурсы (ядро, кэш, шины и т.д.)
- Для многопрограммных ОС повышение эффективности на 30%





- Два и более основных вычислительных агрегата в пределах единственного процессора
- Один интерфейс с системной платой
- Параллелизм уровня подпроцесса (нити) – мульти-подпроцессные приложения / операционная система



- No-eXecute bit – бит NX для AMD (eXecute Disable bit – XD-bit для Intel)
- Технологии энергосбережения:
 - ❑ OnNow PC
 - ❑ Intel Intelligent Power Capability
 - ❑ Enhanced Intel Speed Step
- Технологии виртуализации:
 - ❑ VT-x (Intel Virtualization Technology), AMD-V (AMD Virtualization Technology)
 - ❑ VT-d (Intel Virtualization Technology for Directed I/O), AMD-vi
- Технология Turbo Boost (Turbo Core у AMD)



- Иерархическая структура памяти
- Уровни кэш-памяти
- Translation Look-aside Buffers (TLB)
- Объём кэш-памяти
- Частота работы кэш-памяти
- Ассоциативность
- Разрядность шины кэша
- Эксклюзивность и инклюзивность



- Поддержка многозадачности:
 - ❑ сегмент состояния задачи – TSS
- Виртуальная память
- Защита памяти
- Средства тестирования и отладки
 - ❑ модельно-специфические регистры MSR
 - ❑ JTAG-интерфейс



Направления:

- Уменьшение относительного числа обменов данными с внешними устройствами
- Использование параллельной обработки на всех уровнях

Тенденции:

- Применение суперскалярной обработки с динамическим параллелизмом
- Развитие суперскалярной обработки со статическим параллелизмом
- Обеспечение векторной обработки данных