

ЛЕКЦИЯ 8



ОРГАНИЗАЦИЯ КОМПЬЮТЕРНОЙ ПАМЯТИ ЧАСТЬ 1

- Организация и структура памяти, иерархическая организация памяти
- Организация кэш-памяти
- Организация энергозависимой памяти: динамическая и статическая память



Память ВМ – запоминающие устройства (ЗУ) – служат для хранения исходных данных, программы, промежуточных и окончательных результатов вычислений.

- Процессорные ЗУ – регистры, кэш-память первого, второго и третьего уровня
- Внутренняя память – ЗУ, расположенные на системной плате, – основная память
- Внешняя память – медленные ЗУ большой ёмкости – магнитные, твердотельные и оптические диски, магнитные ленты и т.д.

К ядру ВМ внешняя память подключается аналогично устройствам ввода/вывода



Ячейка памяти – минимальный адресуемый элемент ЗУ

Ёмкость ячейки памяти – число разрядов, длина

Обычно размер ячейки равен степени двойки: 8 / 16 / 32 / 64 бита.
 Информация хранится в виде последовательности блоков данных,
 называемых **записями**

Ёмкость ЗУ – число разрядов или байтов, которое может
 одновременно храниться в ЗУ.

кило	мега	гига	тера	пета	экса	зетта	йотта
kilo	mega	giga	tera	peta	exa	zetta	yotta
10^3	10^6	10^9	10^{12}	10^{15}	10^{18}	10^{21}	10^{24}
2^{10}	2^{20}	2^{30}	2^{40}	2^{50}	2^{60}	2^{70}	2^{80}



Для основной памяти **единица пересылки** определяется шириной шины данных — количеством битов, передаваемых по линиям шины параллельно.

Как правило, единица пересылки равна длине слова

Применительно к внешней памяти данные часто передаются **блоками**, превышающими размер слова

Блочная передача данных также характерна для обмена ОЗУ и кэш-памяти



Быстродействие ЗУ определяется следующими параметрами:

- **Время доступа** – интервал времени от момента поступления адреса до момента, когда данные заносятся в память или становятся доступными
- **Длительность цикла памяти (период обращения)** – минимальное время между двумя последовательными обращениями к памяти.

Период обращения = время доступа + дополнительное время, необходимое для затухания сигналов на линиях или для восстановления считанной информации

- **Скорость передачи** – это скорость, с которой данные могут передаваться в память или из неё



- Применяются циклы чтения/записи – временная схема пакета
- Эти числа относятся к количеству тактов процессора для каждого доступа при чтении
- Например, для асинхронной SRAM:
 - ☐ чтение одного слова выполняется за 3 такта;
 - ☐ запись – за 4 такта;
 - ☐ чтение нескольких слов определяется последовательностью 3-2-2-2 такта (чтение 1-го элемента занимает 3 такта ЦП, включая 2 такта ожидания, а чтение последующих – по 2 временных такта);
 - ☐ запись нескольких слов – 4-3-3-3




- **Последовательный доступ** – для доступа к нужному элементу считываются все предшествующие данные (*магнитная лента*)
- **Прямой доступ** – доступ к началу записи, с последующим последовательным доступом к информации внутри записи (*магнитный диск*)
- **Произвольный доступ** – доступ к любой ячейке занимает одно и то же время (*основная память*)
- **Ассоциативный доступ** – поиск ячеек по содержимому отдельных битов. Сравнение осуществляется параллельно для всех ячеек памяти, независимо от её ёмкости (*кэш-память*)



- **Ширина адресной шины** определяет количество возможных адресов в ОП
- **Ширина шины данных** определяет сколько данных может быть передано за один цикл
- Память с **байтовой адресацией** – каждый байт имеет отдельный адрес: 0, 1, 2, ...
- **Обратный порядок байтов (big-endian)** – самый старший байт слова имеет наименьший адрес
- **Прямой порядок байтов (little-endian)** – самый младший байт слова имеет наименьший адрес
- **Слова выровнены в памяти** – адрес начала каждого слова кратен количеству байтов в нем

Эксплуатационные характеристики памяти



Информационная характеристика

Конструктивная характеристика




- Производительность ЦП возрастает вдвое примерно каждые 1,5 года
- Для микросхем памяти прирост быстродействия не превышает 9% в год (удвоение за 10 лет)
- Увеличение разрыва в быстродействии между ЦП и памятью приблизительно на 50% в год
- Чем меньше время выборки, тем выше стоимость хранения бита
- Чем больше ёмкость, тем ниже стоимость хранения бита, но больше время выборки



- Основная память – единственный вид памяти, к которой ЦП может обращаться непосредственно
- Основную память образуют запоминающие устройства с произвольным доступом
- Основная память:
 - ❑ оперативные запоминающие устройства (ОЗУ)
 - ❑ постоянные запоминающие устройства (ПЗУ)
- Для большинства полупроводниковых ОЗУ характерна энергозависимость – при прерывании питания информация теряется
- ПЗУ обеспечивают считывание информации, но не допускают её изменения.


Структура основной памяти





- **Иерархическая модель памяти** – компромисс между производительностью и объёмами памяти, основанный на двух важных факторах – **принципа локальности обращений** и низкого **соотношения стоимость/производительность**
- Принцип локальности обращений состоит в том, что в каждый момент времени программа работает только с некоторой частью своего адресного пространства
- В каждый момент времени взаимодействуют только два близлежащих уровня в иерархии памяти.

Иерархическая модель памяти





- **Попадание** (hit) – обращение к объекту в памяти, который найден на более высоком уровне
- **Промех** (miss) означает, что необходимый объект не найден на текущем уровне
- Время обращения при попадании = время обращения к более высокому уровню + время определения попадания/промах
- Потери на промах – время для замещения блока в более высоком уровне + время для пересылки блока в требуемое устройство.

Обработка блока:


- **время доступа** (access time) – время обращения к первому слову блока (задержка памяти более низкого уровня)
- **время пересылки** (transfer time) – дополнительное время для пересылки оставшихся слов блока (полоса пропускания канала между устройствами памяти двух смежных уровней)




- **Коэффициент попаданий** (hit rate) – отношение числа попаданий к общему числу обращений к ЗУ данного уровня иерархии
- **Коэффициент промахов** (miss rate) – отношение числа промахов к общему числу обращений к ЗУ данного уровня иерархии
- **Время обращения при попадании** (hit time) – время поиска информации в памяти верхнего уровня
- **Потери на промах** (miss penalty) – время замены блока в памяти более высокого уровня на блок с нужными данными, расположенный в ЗУ




- При работе с полупроводниковой памятью не исключено возникновение отказов и сбоев
- Причины отказов – производственные дефекты, повреждение микросхем или физический износ. Проявление отказов – в отдельных разрядах одной или нескольких ячеек постоянно считывается 0 или 1
- Сбой – это случайное событие, выражающееся в неверном считывании или записи информации в отдельных разрядах ячеек, не связанное с дефектами микросхемы




- В основе методов контроля и исправления ошибок лежит введение избыточности (корректирующих кодов)
- Контролируемые разряды дополняются контрольными, благодаря которым возможно обнаружение ошибок и их коррекция



Число $X = 0b1100$




Биты чётности



Ошибка

X=0b0111.0101.0000.1111



бит 0 проверяет биты 2, 4, 6, 8, 10, 12, 14, 16, 18, 20

бит 1 проверяет биты 2, 5, 6, 9, 10, 13, 14, 17, 18

бит 3 проверяет биты 4, 5, 6, 11, 12, 13, 19, 20

бит 7 проверяет биты 8, 9, 10, 11, 12, 13, 14


бит 15 проверяет биты 16, 17, 18, 19, 20




Размер исходного слова	Количество контрольных разрядов	Общий размер слова	Увеличение слова
4	3	7	75%
8	4	12	50%
16	5	21	31%
32	6	38	19%
64	7	71	11%
128	8	136	6%
256	9	265	4%
512	10	522	2%




- Увеличение разрядности ЗУ реализуется за счёт объединения адресных входов интегральных микросхем (ИМС) ЗУ
- Информационные входы и выходы микросхем являются входами и выходами модуля ЗУ увеличенной разрядности – модуля памяти
- Один или несколько модулей образуют банк памяти



Структура памяти на основе блочной схемы







Банк₀

Модуль ₀	Модуль ₁
0	1
2	3
...	...
126	127

Банк₁

Модуль ₂	Модуль ₃
128	129
130	131
...	...
254	255

Банк₂

Модуль ₄	Модуль ₅
256	257
258	259
...	...
382	383

Банк₃

Модуль ₆	Модуль ₇
384	385
386	387
...	...
510	511




Оперативная память

Индекс	Данные
0	xyz
1	lkj
2	abc
3	wer

Кэш-память

Индекс	Тег	Данные
0	2	abc
1	0	xyz



- Кэш – это скрытая память с большей скоростью доступа, предназначенная для ускорения обращения к данным
- Кэш состоит из набора записей. Каждая запись ассоциирована с элементом или блоком данных в основной памяти
- Каждой строке кэша соответствует тег (признак), содержащий сведения о хранимом в этой строке блоке памяти в данный момент. В качестве тега используется часть адреса основной памяти



- Кэш ЦП разделён на несколько уровней (до 3)
- Кэш уровня $N+1$ как правило больше по размеру и медленнее по скорости обращения и передаче данных, чем кэш уровня N
- Самой быстрой кэш-памятью является кэш **первого уровня** – L1-cache
- L1 кэш работает на частоте процессора и обращение к нему может производиться каждый такт (обычно возможно выполнение нескольких операций чтения/записи одновременно)
- Латентность доступа равна 2–4 тактам ядра
- Объём обычно невелик – не более 128 Кбайт



- Вторым по быстродействию является кэш **второго уровня** – L2-cache. Обычно он расположен на кристалле
- В старых процессорах L2 – набор микросхем на системной плате
- Объём L2 кэша от 128 Кбайт до 1–12 Мбайт
- В отличие от L1 кэша, его отключение может не повлиять на производительность системы, но в задачах, связанных с многочисленными обращениями к ограниченной области памяти, например, СУБД, производительность может упасть в десятки раз



- Кэш **третьего уровня** наименее быстродействующий и иногда расположен отдельно от ядра ЦП, но он может быть внушительного размера – более 32 Мбайт
- L3 кэш медленнее предыдущих кэшей, но всё равно значительно быстрее, чем оперативная память
- В многопроцессорных системах находится в общем пользовании
- Отключение L2 и L3 кэша обычно используется в математических задачах, когда объём данных меньше размера кэша – можно записать все данные в кэш, а затем производить их обработку



- Среднее время доступа $T_{срД}$ к одноуровневой кэш-памяти можно оценить как:

$$T_{срД} = T_{L1k} + K_{L1m}T_{L1m},$$


где T_{L1k} - время обращения при попадании;


K_{L1m} - коэффициент промахов;

T_{L1m} - потери на промах.

- Для двухуровневой кэш-памяти:

$$T_{срД} = T_{L1k} + (K_{L1m}T_{L1m}) + (K_{L2m}T_{L2m})$$








- Ёмкость кэш-памяти
- Размер блока
- Способ отображения основной памяти на кэш-память
- Алгоритм согласования содержимого основной и кэш-памяти
- Алгоритм замещения информации в заполненной кэш-памяти
- Число уровней кэш-памяти
- Дублирование данных в кэше:
 - ❑ **Эксклюзивный кэш** – данные, хранящиеся в кэш-памяти первого уровня, не обязательно дублируются в кэшах нижележащих уровней
 - ❑ **Инклюзивный кэш** – любая информация, хранящаяся в кэшах высших уровней, дублируется в кэш-памяти нижележащих уровней




Ёмкость кэш-памяти – это компромисс:

- кэш-память должна быть мала, чтобы её стоимость соответствовала стоимости ОП
- кэш-память должна быть большой, чтобы среднее время доступа в системе определялось временем доступа к кэш-памяти



Размер блока кэш-памяти

По мере увеличения размера блока вероятность промахов сначала падает (попадает все больше данных, которые понадобятся в ближайшее время), а затем начинает расти (сокращается общее количество блоков в кэше, копируется ненужная в ближайшее время информация)





Задача отображения сводится к выбору подходящего места в кэш-памяти для очередного копируемого блока ОП

Требования к способу отображения:

- Обеспечивает быструю проверку кэш-памяти на наличие в ней копии блока ОП
- Обеспечивает быстрое преобразование адреса блока ОП в адрес блока кэш-памяти
- Реализует достижение первых двух требований наиболее экономными средствами


Варианты отображения:

- Прямое отображение
- Полностью ассоциативное отображение
- Частично- (множественно-) ассоциативное отображение



- В примерах рассматривается система, состоящая из ОП ёмкостью 256К слов и кэш-памяти ёмкостью 2К слов
- Адресация слова в ОП – 18-разрядный адрес ($2^{18} = 256К$), в кэш-памяти – 11-разрядный адрес ($2^{11} = 2К$)
- ОП и кэш-память разбиваются на блоки по 16 слов
- 18-разрядный адрес ОП разделяется на две части:
 - ❑ 4 младших разряда определяют адрес слова в блоке
 - ❑ 14 старших – номер одного из 16 384 блоков
- 11-разрядный адрес слова в кэш-памяти:
 - ❑ 4 младших разряда определяют адрес слова в блоке
 - ❑ 7 старших – адрес блока кэш-памяти

Организация кэш-памяти с прямым отображением



тег – 7 старших разрядов адреса блока ОП, указывает какой из закреплённых за строкой блоков отображён в ней


$i = j \bmod m$ (i – номер строки кэш, j – адрес блока памяти, m – количество строк в кэш)



- Достоинства:
 - ☐ Простота реализации
 - ☐ Малая разрядность тега
 - ☐ Простая проверка наличия блока в кэш-памяти

- Недостатки:
 - ☐ Жёсткое закрепление за несколькими блоками ОП одного блока в кэш-памяти
 - ☐ Высокая вероятность промахов для многих программ

Кэш с полностью ассоциативным отображением



тег – 14 разрядов адреса блока основной памяти

➤ Достоинства:

- ☐ Гибкость при выборе строки для записываемого блока

➤ Недостатки:

- ☐ Дорогостоящая ассоциативная память
- ☐ Большая разрядность тега

Кэш с множественно-ассоциативным отображением



тег — 9 старших разрядов адреса блока ОП, указывает какой из закреплённых за строкой блоков отображён в ней

$i = j \bmod v$ (j — адрес блока в ОП; i — номер модуля; v — количество модулей)



- Предельные случаи:
 - ❑ При $v = m$, $k = 1$, частично-ассоциативное отображение сводится к прямому
 - ❑ При $v = 1$, $k = m$ — к полностью ассоциативному
- Данный способ отображения наиболее широко распространён в современных МП:
 - ❑ Кэш-память L1 – 2-канальная ($v = m/2$, $k = 2$) и 4-канальная ($v = m/4$, $k = 4$)
 - ❑ Кэш-память L2 – 16-канальная ($v = m/16$, $k = 16$)



- Согласование содержимого ОП и кэш-памяти для однопроцессорных ЭВМ:
 - ❑ Алгоритм сквозной записи
 - ❑ Алгоритм простого свопинга
 - ❑ Алгоритм свопинга с флагами
 - ❑ Алгоритм регистрового свопинга с флагами
- Когерентность кэш-памяти в современных многопроцессорных системах:
 - ❑ MESI (Modified, Exclusive, Shared, Invalid)
 - ❑ MOESI (Modified, Owner, Exclusive, Shared, Invalid)



- LRU (Least Recently Used) не используемый дольше всех
- FIFO (First In, First Out) «первый вошел, первый вышел»
- LFU (Least Frequently Used) используемый реже всего
- ARC (Adaptive Replacement Cache) комбинирующий LRU и LFU, запатентованный IBM
- Произвольный выбор



- Пересылка информации между дисками и ОП организуется контроллером дисковой кэш-памяти
- Серийно выпускаемые дисковые кэши интегрированы в состав дисковых ЗУ
- Отличия дисковой памяти от ОП в части времени обращения к ячейкам:
 - ❑ Необходимо некоторое время для установки головки считывания/записи на нужную дорожку
 - ❑ Необходимо некоторое время, чтобы головка перестала вибрировать после движения
 - ❑ Искомый сектор может оказаться под головкой лишь спустя некоторое время




- Дисковая кэш-память – память с произвольным доступом, размещённая между дисками и ОП
- Ёмкость дисковой кэш-памяти – от 8 Мбайт
- Единица пересылки – один или несколько секторов / одна или несколько дорожек диска
- В дисковых кэшах обычно используется алгоритм сквозной записи
- Существует механизм переключения тракта пересылки информации: через дисковый-кэш или минуя его
- Архитектура кэш-памяти современных винчестеров реализует полностью ассоциативное отображение




- Энергозависимую память можно подразделить на две основные подгруппы: динамическую память (Dynamic Random Access Memory) и статическую память (Static Random Access Memory)
- В статической памяти запоминающий элемент может хранить информацию неограниченно долго
- Запоминающий элемент динамической памяти способен хранить информацию только в течение короткого промежутка времени, после которого информацию нужно восстанавливать



- Статическая память позволяет достичь наибольшего быстродействия, обеспечивая время доступа в единицы и даже десятые доли наносекунд, что и обуславливает её использование, главным образом, в высших ступенях памяти — **кэш-памяти всех уровней**
- Недостатки статической памяти — относительно высокие стоимость и энергопотребление
- По способу доступа к данным статическая память может быть как асинхронной (материнские платы 3-5 поколений), так и синхронной (вся современная кэш-память)





Доступ к ячейке разрешается подачей сигнала по линии WL (два транзистора управления доступом T5 и T6 определяют, должна ли ячейка подсоединиться к линиям битов BL и $\overline{BL}$, которые используются для передачи данных






- Необходимостью регенерации информации и относительно невысокое быстродействие компенсируются следующими показателями:
 - ☐ малые размеры элементов памяти
 - ☐ большой объём микросхем
 - ☐ низкая стоимость
- Динамическая память (DRAM) используется в качестве оперативной памяти общего назначения и памяти видеоадаптера.





Структура микросхемы динамической памяти





Перечень сигналов:

- **RAS** (Row Address Strobe) – строб строки
- **CAS** (Column Address Strobe) – строб столбца
- **CS** (Chip Select) – сигнал выбора микросхемы
- Вход **WE** (Write Enable) – разрешение записи, определяет вид выполняемой операции (считывание или запись)
- **OE** (Output Enable) – сигнал разрешения выдачи выходных сигналов



В различных типах динамической памяти применяются три основных метода регенерации:

- Одним сигналом RAS (ROR — RAS Only Refresh)
- Сигналом CAS, предваряющим сигнал RAS (CBR — CAS Before RAS) — при поступлении сигнала CAS перед сигналом RAS микросхема запускает процедуру регенерации (используется внутренний счётчик)
- Автоматическая регенерация (SR — Self Refresh) — собственный генератор сигналов для режимов энергосбережения



- Быстрый постраничный
- Пакетный
- Конвейерный
- Удвоенной скорости

➤ Быстрый постраничный



➤ Пакетный



☐ Доступ к строке


☐ Доступ к столбцу

☐ Пересылка содержимого ячейки на шину данных

➤ Конвейерный



Временная диаграмма работы SDR-памяти





➤ Удвоение скорости


DDR SDRAM (Double Data Rate SDRAM) –
SDRAM с удвоенной скоростью передачи данных




Временная диаграмма работы DDR-памяти




Временная диаграмма работы DDR2-памяти



Реализация DDR3-памяти



Временная диаграмма работы DDR3-памяти





Тип чипа	Частота памяти, МГц	Цикл, Нс	Частота шины, МГц	Число передач данных (MT/s)	Пиковая скорость, Мбайт/с
DDR-200	100	10	100	200	1.600
DDR-700	350	5	350	700	5.600
DDR2-400	100	10	200	400	3.200
DDR2-1300	325	3,7	650	1300	10.400
DDR3-800	100	10	400	800	6.400
DDR3-2400	300	3,33	1200	2400	19.200
DDR4-1600	200	12,5-15	800	1600	12.800
DDR4-3200	400		1600	3200	25.600
DDR5-4000	500		2000	4000	32.000
DDR5-6400	800		3200	6400	51.200