


Аппаратные средства вычислительной техники



ЛЕКЦИЯ 10



ОРГАНИЗАЦИЯ КОМПЬЮТЕРНЫХ ШИН

- Типы шин
- Иерархия шин
- Арбитраж шин
- Протоколы шины
- Методы повышения эффективности шин
- Надёжность и отказоустойчивость шин
- Интерфейсы ЭВМ



Компьютерная шина (*computer bus, bidirectional universal switch* – двунаправленный универсальный коммутатор) – подсистема ПЭВМ, образующая взаимосвязи между функциональными блоками


Структура взаимосвязей должна обеспечивать обмен информацией:

- между центральным процессором и памятью
- между центральным процессором и модулями ввода/вывода
- между памятью и модулями ввода/вывода



Эволюция структур взаимосвязей

Давно




Недавно



Сейчас



В перспективе?






- Совокупность сигнальных линий
- Физические, механические и электрические характеристики
- Используемые сигналы арбитража, состояния, управления и синхронизации
- Правила взаимодействия подключённых к шине устройств (протокол шины)




- **Транзакция** – операция на шине
- Основные виды транзакций – ***транзакции чтения*** и ***транзакции записи***
- Если в обмене участвует устройство ввода/вывода, то говорят о ***транзакциях ввода и вывода***
- Шинная транзакция включает в себя две части: посылку адреса и приём (или посылку) данных




- **Ведущее устройство** (bus master) – устройство, способное инициировать обмен информацией
- **Ведомое** (bus slave) – устройство, не обладающее возможностями инициирования транзакции
- К шине может быть подключено несколько потенциальных ведущих, но в любой момент активным может быть только одно
- Процедура допуска к управлению шиной только одного из претендентов – арбитраж
- Широковещательная запись – передача данных от одного ведущего нескольким ведомым
- Сигнал, выставленный на шину, доступен всем подключённым устройствам




- Системная шина обеспечивает обмен информацией между ЦП и ОП, а также между УВВ, с одной стороны, и ЦП либо ОП – с другой
- При подключении к шине большого числа устройств, пропускная способность падает из-за частых передач прав управления шиной от одного устройства к другому



- ВУ подключаются к шинам ввода/вывода, которые берут на себя основной трафик, не связанный с выходом на ЦП или ОП
- Адаптеры шин обеспечивают буферизацию данных и позволяют развязать обмен информацией по тракту ЦП-ОП



- *Архитектура с «пристройкой» (mezzanine architecture)*
- Схема с шиной расширения ещё больше снижает нагрузку на шину «процессор-память»





- Шина адреса – часть сигнальных линий шины
- На шину адреса могут выдаваться адреса ячеек памяти, номера регистров ЦП, адреса портов ввода/вывода и т. п.
- Шина адреса – однонаправленная
- Разрядность шины адреса определяет адресное пространство ЦП: количество адресуемых ячеек памяти $N = 2^I$, где I – разрядность шины адреса
- Современные ША содержат 36 линий (64 Гбайт)
- В некоторых шинах зарезервированы специальные адреса, обеспечивающие одновременный выбор определённой группы ведомых либо всех ведомых сразу (broadcast)



- По этой шине данные передаются между различными устройствами
- Шина данных – двунаправленная
- Различают последовательные (данные переносятся побитово) или параллельные (данные переносятся по словам) шины данных
- Ширина шины данных – количество битов информации, которое может быть передано за одну транзакцию (цикл шины) – **слово**
- Современные ШД содержат 32, 64 или 128 линий




Шина управления – линии передачи управляющей информации и информации о состоянии

Группы сигнальных линий:

- Сигналы управления транзакциями
 - ☐ Тип операции
 - ☐ Количество передаваемых байт
 - ☐ Тип адреса
 - ☐ Тип протокола передачи
- Информация состояния (статуса)
- Арбитраж
- Прерывания
- Последовательные локальные сети
- Позиционный код*
- Тактирование и синхронизация


Мультиплексирование адреса и данных





Линии	Число выводов	Комментарии
Адрес	16-32	Могут быть объединены в мультиплексируемую шину
Данные	8-32	
Управление	2-8	
Состояние	1-4	
Арбитраж	3-11	
Прерывания	1-2	
Локальная сеть	1-4	
Позиционный код	4-5	
Тактирование и синхронизация	2-6	
Питание	2-20	
«Земля»	2-20	

Временная диаграмма пересылки данных



- $t_{зд}$ – задержка между выставлением данных и появлением на шине
- $t_{рс}$ – задержки распространения по шине
- $t_{ст}$ – время стабилизации (однозначное распознавание)
- $t_{уд}$ – время удержания для обработки ведомым
- Общее время передачи данных: $t_{п} = t_{зд} + t_{рс} + t_{ст} + t_{уд}$



- Арбитр системной шины – часть схемы ПЭВМ, выполняющая синхронизацию работы нескольких ЦП и/или общими для всех ЦП ОП и устройствами ввода-вывода
- Решение о выборе ведущего для предоставления шины принимается на основе схемы приоритетов
- Изначально арбитраж был отдельной микросхемой
- Реализация функций арбитра системной шины обычно возложена на северный мост




- Каждому ведущему присваивается определённый уровень приоритета, остающийся неизменным (*статический приоритет*) либо изменяющийся по какому-либо алгоритму (*динамический приоритет*)
- При статических приоритетах устройства с высоким приоритетом могут полностью блокировать шину
- Алгоритмы динамического изменения приоритетов:
 - ☐ Простая циклическая смена приоритетов
 - ☐ Циклическая смена приоритетов с учётом последнего запроса
 - ☐ Смена приоритетов по случайному закону
 - ☐ Схема равных приоритетов
 - ☐ Алгоритм наиболее давнего использования (LRU, Least Recently Used)

Централизованный


- В системе имеется специальное устройство – центральный арбитр
- Возможны параллельные и последовательные схемы подключения ведущих устройств к центральному арбитру

Децентрализованный


- Вместо единого арбитра каждый ведущий содержит блок управления доступом к шине.
- Каждый ведущий имеет уникальный уровень приоритета и обладает собственным контроллером шины, способным формировать сигналы предоставления и занятия шины




- Центральный арбитр связан с каждым потенциальным ведущим индивидуальными двухпроводными трактами
- Сигналы запроса шины (ЗШ) поступают на вход центрального арбитра по индивидуальным линиям
- Ведущему, который был выбран арбитром возвращается сигнал предоставления шины (ПШ)
- Реально же занять шину новый ведущий сможет лишь после того, как текущий ведущий снимет сигнал занятия шины (ШЗ)




- Для выделения запроса с наивысшим приоритетом используется один из сигналов (ПШ, ЗШ или РШ), поочерёдно проходящий через ведущих – **цепочечный арбитраж**
- Наивысший приоритет имеет ближайший к арбитру ведущий, далее приоритеты последовательно понижаются
- *Преимущества* – простота реализации, малое количество линий и масштабируемость
- *Недостатки* – низкая скорость, статическое распределение приоритетов (блокировка устройств с низким приоритетом)



Арбитраж менее чувствителен к отказам потенциальных ведущих




- При централизованном опросе контроллер шины последовательно опрашивает каждое ведущее устройство на предмет нахождения в ожидании предоставления шины
- Контроллер выставляет адрес соответствующего ведущего
- Распознав свой адрес, ведущий делает активной шину (ЗШ)
- Очерёдность опроса – алгоритм динамических приоритетов



- При организации *децентрализованного опроса* каждый ведущий содержит контроллер шины, состоящий из дешифратора адреса и генератора адреса
- В начале опросной последовательности формируется адрес, который распознается контроллером
- По завершении работы с шиной контроллер текущего ведущего генерирует адрес следующего ведущего




- Параллельная выдача всех разрядов на шину не гарантирует одновременное поступление к устройству – ***перекос сигналов***
- Ведомые должны знать, с какого момента поступивший адрес является достоверным
- Передача данных двунаправленная – проверка достоверности ещё сложнее
- Метод информирования о достоверности адреса, данных, управляющей информации и информации состояния, называется ***протоколом шины***
- Основные классы протоколов – синхронный и асинхронный



- Имеется центральный генератор тактовых импульсов (ГТИ), к импульсам «привязаны» все события на шине
- Один период – **тактовый период шины**
- Изменение управляющих сигналов на шине совпадает с передним или задним фронтом тактового импульса
- «Старт» показывает наличие адресной или управляющей информации. Ведомый находит затребованные данные, помещает данные и информацию о состоянии на шину и выставляет сигнал подтверждения

Асинхронный протокол шины




- В асинхронном протоколе начало очередного события на шине определяется предшествующим событием и следует непосредственно за ним
- Каждая совокупность сигналов, помещаемых на шину, сопровождается соответствующим синхронизирующим сигналом, называемым **стробом**
- Синхросигналы, формируемые ведомым, называют **квитирующими сигналами** (handshakes) или **подтверждениями сообщения** (acknowledges)




- Синхронные протоколы требуют меньше сигнальных линий, проще для реализации и тестирования
- Синхронные протоколы менее гибки, поскольку привязаны к конкретной максимальной тактовой частоте → существующие шины не в состоянии реализовать потенциал новых устройств
- Из-за проблемы перекоса синхросигналов синхронные шины не могут быть длинными
- По синхронному протоколу обычно работают шины «процессор-память»
- Шины ввода/вывода обычно реализуются как асинхронные



- Увеличение полосы пропускания шины:
 - ☐ Отказ от мультиплексирования шин адреса и данных
 - ☐ Увеличение ширины шины данных
 - ☐ Использование блочных транзакций
 - ☐ Наращивание тактовой частоты
- Пакетный режим пересылки информации
- Конвейеризация транзакций
- Протокол с расщеплением транзакций
- Повышение эффективности шин с множеством ведущих:
 - ☐ Арбитраж с перекрытием
 - ☐ Арбитраж с удержанием шины



- **Блочный** или **пакетный режим** (burst mode) – один адресный цикл сопровождается множественными не чередующимися циклами данных
- Для асинхронных систем дополнительное преимущество – сокращается количество процедур подтверждения



- Очередной элемент данных может быть отправлен устройством А до того, как устройство В завершит считывание предыдущего элемента
- Данные на шине должны оставаться стабильными $t_{СТ} + t_{УД}$
- Максимальная скорость при конвейеризации определяется выражением $1 / (t_{СТ} + t_{УД})$
- Методы повышения эффективности шин



- Каждая транзакция разделяется на адресную и данных
- Считывание начинается с адресной транзакции
- По завершении чтения запрашивается доступ к шине и направляются считанные данные
- От поступления запроса до формирования отклика шина остаётся незанятой и выполняются другие транзакции
- Имеют место поток запросов и поток откликов
- Обеспечивается буферизация множественных запросов
- Передаваемые по шине данные снабжаются тегом для идентификации
- Методы повышения эффективности шин



- **Арбитраж с перекрытием** (overlapped arbitration) означает одновременное выполнение текущей транзакции и арбитража следующей транзакции
- **Арбитраж с удержанием шины** (bus parking) разрешает ведущему удерживать шину и выполнять множество транзакций, пока отсутствуют запросы от других потенциальных ведущих



- **Корректирующие коды:**
 - ❑ В шинах множество отдельных функциональных групп сигналов → независимый контроль и коррекция
 - ❑ Вероятно возникновение ошибок сразу в нескольких сигналах → большое число контрольных линий
- «Высокоуровневые» подходы – контроль и коррекция блоков данных или целых операций
- Перекрёстный контроль (дублирование шин и ЦП)
- Необходима возможность повторной передачи (введение буферной памяти, отложенная очистка регистров и сброс флагов состояний)



- **Интерфейсы** – средства сопряжения, обеспечивающие связь компонентов вычислительных машин друг с другом
- Интерфейс представляет собой совокупность линий и шин, сигналов, электронных схем и протоколов, предназначенную для осуществления обмена информацией между устройствами
- Характеристики интерфейсов:
 - ☐ Пропускная способность
 - ☐ Максимальная частота передачи информационных сигналов
 - ☐ Информационная ширина
 - ☐ Максимально допустимое расстояние между устройствами
 - ☐ Динамические параметры
 - ☐ Общее число проводов (линий)



Классификация по функциональному назначению:

- Системные интерфейсы ЭВМ
 - ❑ Внутренние интерфейсы
 - ❑ Интерфейсы центральных процессоров
- Интерфейсы периферийного оборудования
 - ❑ Общие
 - ❑ Специализированные
- Интерфейсы программно-управляемых модульных систем и приборов
- Интерфейсы сетей передачи данных



Шина XT:

- **8-битовая** шина данных
- 20-битовая шина адреса (1 Мбайт памяти)
- Тактовая частота 8 МГц
- Пропускная способность 4 Мбайт/с
- 3 канала прямого доступа к памяти (DMA)

Шина AT:

- **16-битовая** шина данных
- 24-битовая шина адреса, (16 Мбайт памяти)
- Тактовая частота 8–16 МГц
- Пропускная способность 8 Мбайт/с
- 8 каналов прямого доступа (DMA)

Шина EISA (*Extended Industry Standard Architecture*)

- 32-разрядная передача данных
- 32-разрядная адресация (до 4 Гбайт памяти)
- Максимальная пропускная способность – 33 Мбайт/с
- Поддержка многих активных устройств (bus master)



Шина PCI (*Peripheral Component Interconnect bus*):

- Синхронный 32- или 64-разрядный обмен данными
- Мультиплексирование (адрес и данные)
- Частота работы шины 33 или 66 МГц
- Полоса пропускания 132 / 264 / 528 Мбайт/с
- Полная поддержка многих активных устройств

Шина PCI-X:

- Удвоение производительности PCI
- Один 64-разрядный слот на частоте 133 МГц
- Общая производительность 1 Гбайт/с

Шина PCI-Express (PCI-E):


- Последовательная шина, соединение «точка-точка»
- Полная полоса пропускания 16 Гбайт/с
- Канал (lane = PCI-E 1x) - 800 Мбайт/с, до 32 каналов



Версия PCI Express	Год выпуска	Скорость передачи одной линии	Пропускная способность на 1 линию и на 16 линий
1.0	2002	2,5 GT/s	0,25 ГБ/с – 4 ГБ/с
2.0	2007	5 GT/s	0,5 ГБ/с – 8 ГБ/с
3.0	2010	8 GT/s	0,98 ГБ/с – 15,75 ГБ/с
4.0	2017	16 GT/s	1,97 ГБ/с – 31,5 ГБ/с
5.0	2019	32 GT/s	3,94 ГБ/с – 64 ГБ/с
6.0	2022	64 GT/s	7,56 ГБ/с – 121 ГБ/с
7.0	2025	128 GT/s	15,13 ГБ/с – 242 ГБ/с

- Шина LPC (Low Pin Count) – 1998 год, замена шины ISA для подсоединения низкоскоростных «преемственных» устройств
 - ❑ 7 электросигналов для двунаправленной передачи данных:
 - 4 – мультиплексированные адрес и данные
 - 3 – управляющие сигналы (кадр, сброс, синхросигнал)
 - ❑ Полоса пропускания 33 МГц (соответствует ISA)
 - ❑ 30 контактов вместо 72 для ISA
- Шина AGP (Accelerated graphics port) – 1998 год
 - ❑ Частота 66 МГц
 - ❑ Пропускная способность 264 МБ/с (1.0), 0,5 ГБ/с (2.0) и 1 ГБ/с (4)
 - ❑ Двукратная (четырёхкратная) передача данных за 1 такт ЦП
 - ❑ Непосредственное взаимодействие с четырьмя источниками информации:
ЦП (L2-кэш), ОП, Графическая карта AGP, Шина PCI

Пример использования шины AGP





Шина HyperTransport – AMD, соединение ЦП и чипсета

- Соединение «точка-точка»
- Частота 66 МГц
- Пропускная способность 200 Мбайт/с (200 МГц и два 2-разрядных канала)
– 12 Гбайт/с (800 МГц и два 32-разрядных канала)


Версия	Год выхода	Макс. частота, МГц	Макс. ширина линии, бит	Макс. скорость передачи, Гбайт/с
1.0	2001	800	32	12,8
1.1	2002	800	32	12,8
2.0	2004	1400	32	22,4
3.0	2006	2600	32	41,6
3.1	2008	3200	32	51,2



Имя	Пины	Описание
Socket 7 / 8	169/387	Платы i486, Pentium OverDrive, Pentium MMX и Pentium Pro
Slot 1	242	Кэш L1 до 512 Кбайт, состоящая из двух по 256 Кбайт. (Pentium II и III, Celeron)
Slot 2	330	До 2 МБ кэш-памяти на частоте ЦП. Использовался для Pentium II/III Xeon
Socket 370	370	Заменяет Slot 1 для ЦП Celeron с 1999 г. Также используется для ЦП Pentium III Coppermine и Tualatin в вариантах, известных как FC-PGA и FC-PGA2 соответственно
Socket 423	423	Pentium IV. Поддержка новой системной шины (FSB). Включает теплорассеиватель
Socket 603	603	Pentium IV. Ориентирован на ЦП, содержащие на кристалле кэш-память
Socket 478	478	Поддержки технологий 0,13 мкм для ЦП Pentium IV Northwood
LGA775/Socket T	775	Land Grid Array 775 — используется для процессоров — Pentium 4, Celeron D, Pentium 4 Extreme Edition, Pentium D, Core 2 Duo
Socket 479	479	mPGA 479M наиболее распространен как разъем для Pentium M
Socket AM4	1331	2017 год, для ЦП Ryzen, 4 модуля DDR4 (2 канала), до 24 линии PCI-Express 3.0, USB 3.1, SATA
Socket TR4	4094	2017 год, для ЦП Ryzen Threadripper 1 и 2 с 8-32 ядрами, 4 канала DDR4, 64 линии PCI-Express 3.0, USB 3.1, SATA
LGA 1700	1700	2021 год, для ЦП Alder Lake-S и Meteor Lake-S, PCI-Express 4.0, DDR5
AM5-LGA 1718	1718	2022 год, для ЦП Ryzen 7000, PCI-Express 5, DDR5, AMD RAMP (разгон O3Y)
LGA 1851	1851	2023 год, для ЦП Meteor Lake-S и Arrow Lake-S

Интерфейс IDE (Integrated Device Electronics, ATA – AT Attachment) – интерфейс устройств со встроенным контроллером.
 Длина до 45 см, 1 или 2 устройства.

pin	Назначение	pin	Назначение
1	Reset	2	Ground
3	Data 7	4	Data 8
5	Data 6	6	Data 9
7	Data 5	8	Data 10
9	Data 4	10	Data 11
11	Data 3	12	Data 12
13	Data 2	14	Data 13
15	Data 1	16	Data 14
17	Data 0	18	Data 15
19	Ground	20	Key
21	DDRQ	22	Ground
23	I/O Write	24	Ground
25	I/O Read	26	Ground
27	IOC HRDY	28	Cable Select
29	DDACK	30	Ground
31	IRQ	32	No Connect
33	Addr 1	34	GPIO_DMA66_Detect
35	Addr 0	36	Addr 2
37	Chip Select 1P	38	Chip Select 3P
39	Activity	40	Ground





SATA revision 1.0 – 1,5 Гбайт/с

SATA revision 2.0 – 3 Гбайт/с

SATA revision 3.0 – 6 Гбайт/с

SATA Express 3.2:


- *PCI Express*
- 8 / 16 Гбит/с

SAS

- 12 Гбит/с
- 24 Гбит/с (2021)

pin		Назначение
	1	+3,3 В
	2	
	3	
	4	GND
	5	
	6	
	7	+5 В
	8	
	9	
	10	GND
	11	Activity indication and/or staggered spin-up
	12	GND
	13	+12 В
	14	
	15	

pin		Назначение
1		GND
2		A+ (Передача данных)
3		A- (Передача данных)
4		GND
5		B- (Приём данных)
6		B+ (Приём данных)
7		GND



Имя	Бит	Частота	МБайт/с
SCSI	8	5 МГц	5
Fast SCSI	8	10 МГц	10
Wide SCSI	16	10 МГц	20
Ultra SCSI	8	20 МГц	20
Ultra Wide SCSI	16	20 МГц	40
Ultra2 SCSI	8	40 МГц	40
Ultra2 Wide SCSI	16	40 МГц	80
Ultra3 SCSI	16	40 МГц DDR	160
Ultra-320 SCSI	16	80 МГц DDR	320
Ultra-640 SCSI	16	160 МГц DDR	640



- SAS – замена параллельного SCSI
- Обратно совместим с SATA
- Соединение «точка-точка»
- Полнодуплексная передача данных
- Пропускная способность 1,5 / 3 / 6 / 12 Гбит/с на одну линию
- До 16.384 устройств
- Компоненты:
 - ☐ Инициаторы
 - ☐ Целевые устройства
 - ☐ Подсистема доставки данных
 - ☐ Расширители

Характеристики основных внешних интерфейсов

Стандарт	Год выпуска	Первоначальная скорость, Мбит/с
Последовательный порт (RS-232)	1960	0,02
Параллельный порт (LPT)	1981	1,1
USB 1.0	1995	12
FireWire	1995	400
USB 2.0	2000	480
FireWire 800	2001	850
USB 3.0	2008	5.000
USB 3.1	2013	10.000
USB 3.2	2018	20.000
USB4 1.0	2019	40.000
USB4 2.0	2022	80.000 / 120.000

Стандарт RS-232C (последовательный порт)



Стартовый бит	Биты данных				Бит чётности	Стоповые биты
ST	0	1	2	...	P	SP

Контакт DB9	Контакт DB25	Обозначение сигнала	Вход/выход	Наименование
1	8	DCD (Data Carrier Detect)	Вход	Обнаружение несущей
2	3	RXD (Receive Data)	Вход	Принимаемые данные
3	2	TXD (Transmit Data)	Выход	Передаваемые данные
4	20	DTR (Data Terminal Ready)	Выход	Готовность оконечного устройства
5	7	GND (Ground)	Корпус	Сигнальная земля
6	6	DSR (Data Set Ready)	Вход	Готовность модема
7	4	RTS (Request To Send)	Выход	Запрос передачи
8	5	CTS (Clear To Send)	Вход	Сброс
9	22	RI (Ring Indicator)	Вход	Индикатор звонка



Порт LPT (*Line Printer*)

- 8 бит информации
- 25-контактный разъём
- 120-200 Кбайт/с

Порт EPP (Enhanced Parallel Port)

- Двухнаправленный
- До 2 Мбайт/с
- До 64 периферийных устройств


Порт ECP (Extended Capability Port)

- Сжатие данных
- До 128 периферийных устройств

Стандарт **IEEE 1284**: полубайтовый, байтовый, EPP и ECP

Интерфейс USB


- Режим Plug-n-Play
- до 127 периферийных устройств
- Питание устройств по кабелю




➤ USB4:

1	VBUS	+5V Питание
2	USB D-	USB 2.0 данные
3	USB D+	
4	GND	Земля
5	StdA_SSTX-	SuperSpeed-передача
6	StdA_SSTX+	SuperSpeed-передача
7	GND_DRAIN	Земля
8	StdA_SSRX-	SuperSpeed-приём
9	StdA_SSRX+	SuperSpeed-приём
10	DPWR	Дополнительное питание на устройство
11	GND_D	Земля питания устройства

USB 1.0	Low-Speed	1995	10-1500 Кбит/с
USB 1.1	Full-Speed	1998	0,5-12 Мбит/с
USB 2.0	High-Speed	2000	25-480 Мбит/с
USB 3.0	Super-Speed	2008	5 Гбит/с
USB 3.1	Super-Speed + 10Gbps	2013	10 Гбит/с
USB 3.2	Super-Speed + 20Gbps	2018	20 Гбит/с
USB4 1.0	24 линии	2019	40 Гбит/с
USB4 2.0		2022	80 Гбит/с



Type A



Type B



Mini-A



Mini-B




Micro-A



Micro-B


Пример использования шины USB



SPI (serial peripheral interface)

Master


Slave




В SPI используются четыре цифровых сигнала:

- MOSI — *Master Out – Slave In*
- MISO — *Master In – Slave Out*
- SCLK или SCK — *Serial Clock*
- CS или SS — *Chip Select, Slave Select*

Радиальная структура связи



Кольцевая структура связи



I²C (Inter-Integrated Circuit)





Две двунаправленные линии, управляемые через открытый коллектор:

➤ последовательная линия данных:

SDA, Serial Data

➤ последовательная линия тактирования:

SCL, Serial Clock



Характеристики:

- 7-разрядное (10-разрядное) адресное пространство
- 112 (1008) устройств (16 адресов зарезервировано)
- 100 КГц, 1 МГц (Fast-mode+), 5 МГц (Ultra Fast-mode)
- 100 Кбит/с, 400 Кбит/с (Fast-mode), 3,4 Мбит/с (High-speed mode)