## 計算機科学実験及演習3 ハードウェア 「e. タイミング制約の設定と検証」


「CADツールを用いた設計フロー」補足資料

#### 目次

- TimeQuest Timing Analyzer
- タイミング制約
  - Clockの設定
  - Clock以外の設定
  - 例外パスの設定
- 検証
  - タイミング違反しない条件
  - 解析結果の見方
- タイミング違反の解消
- Q&A(主に本スライドの内容に関するQ&Aを掲載)
- ※本スライドの内容は随時改定していく予定です。適宜最新の内容を確認してください。
- ※載せてほしい情報など要望があれば検討しますので連絡ください。
- ※この資料だけで解決できないことはスタッフに質問してください。

## TimeQuest Timing Analyzer

- 静的タイミング解析ツールである
  - どんな入力が来ても要求速度で設計通り動くかだけ調べる
    - ▶現実では論理ゲートや配線に遅延が発生し、遅延が大or小さすぎて回路が正しく動かないことがあるため、それを確かめるために
    - ※タイミング以前にそもそも設計が正しいかはRTL/Gate level Simで



#### タイミング設計


- 回路が実機上で動くために**タイミング設計**を行う必要がある
  - 1. タイミング制約(要求速度など)を設定する
    - 設計者の仕事
  - 2. 静的タイミング解析(STA)を行い、タイミング違反がないか検証
    - STA = Static Timing Analysis
    - Timing Analyzerの仕事
  - 3. 違反をなくすように合成、配置配線で最適化/設計変更
    - Quartus Compiler / 設計者の仕事
- タイミング設計をしないと、回路が動く保証はない

#### タイミング制約

- ・開発ツールに指示する、タイミングに関する設計要求 例
  - 50ns周期(= 20MHz)のClockで動かしたい
  - FPGA外部で5ns程度の遅延が発生してからFPGAに入力信号が入る

Timing Analyzerはそのタイミング制約下でタイミング違反が起こらないか調べる。 違反があると知らせてくれる。







また、Quartusはタイミング制約を基準に論理合成、配置配線で最適化してくれる

#### Create clock

- FPGAのクロックポートに供給されるクロックの波形を定義
- これが目標動作周波数となる
- 20MHzの信号 → period = 50ns
- High/Lowの比(デューティー比) **→ 1**:1でいいでしょう





#### Create Generated Clock


• FPGA内部で生成される信号のどれがCLK信号の働きをするかをツールに指示

主にはPLLでclkを生成する時。PLLの出力信号もclk信号と設定

- ✓ 周波数を1/2倍 → divide\_by = 2
- ✓ 周波数を5倍 → multiply by = 5
- ✓ 反転 → invertに ✓
- ✓ 位相シフトx度 → pahse = x度

X

• なおDerived pll clocksで一括定義できる



**FPGA** 

SDC command: derive\_pll\_clocks -create\_base\_clocks

Run Cancel Help

KYOTO UNIVERSITY

Derive PLL Clocks

Create base clocks

Use net name as clock name


Options


#### Set Clock Latency

- clk生成部からFPGAのclk入力ポートまでの遅延を定義
- Rise/Fall → Clkの立ち上がり/立下り
- Late/early → 最大遅延/最小遅延
- 他のチップとの同期とか無い場合は、特に設定する意味はなさそう

#### Set Clock Uncertainty

- clk信号のばらつきを定義
- とりあえずDerive clock uncertaintyで自動定義しとく
  - ツールに埋め込まれたばらつきモデルが使われる
  - Alteraはこっちを推奨している






#### Set clock groups

- 回路上に同時に存在しないclk信号は、グループ分けして解析から外す
- 複数クロックを用いたディジタル回路設計を多相クロック設計という
  - 検証が複雑になるので多用すべきでない
  - 動作高速化のためにPLLで高速なクロックを 1, 2 個作る程度に留めておく
- 今後記載予定

- Virtual clock
  - 実際にFPGAに入力されるわけではないclk信号を定義
  - 同期する入出力遅延の定義などで使う
    - 今回の実験は、同期入出力ないので定義しない

Set input delay

Set output delay



- FPGA内のFFと外部デバイスのFFとの接続関係においてタイミング解析を実行するための設定(上図B,DにつながるFFのタイミング解析とB,Dの最適化)
  - clock → 外部FFに入力されるclk信号を設定
  - Input delay value → clkの立ち上(下)がりからFPGA入力ポートまでの遅延(上図A)
  - Output delay value → FPGA出力ポートから外部FFまでの遅延を定義(上図E)
  - なお、今回の実習は外部デバイスのFFとの接続はないので
    - ClkはFPGAに入力されるclkを設定
    - delay=0と適当に設定


- Set multicycle path
  - 複数サイクルでFF間を伝わるパスの設定
    - お勧めしない設計方法

#### タイミング制約の設定(例外パス)


- Set max/min delay
  - 直接パスに絶対の最大/最小遅延を設定する
    - 組み合わせ回路の入出力遅延を制約したいとき
    - 非同期なclkが入るFF間のデータ接続に対する制約など
  - 今後記載予定

### タイミング制約の設定(例外パス)

- Set false path
  - タイミング解析しなくていいパスをツールに指示
    - 論理回路の構成上、活性化されることのないパス



- 非同期reset
  - メタスタビリティの問題があるので本当はタイミングを考えないといけない
  - 今後記載予定




• 最適化の必要ない一時的に作っただけで後で消す予定の入出力ポートとか

#### タイミング制約の設定


• ここまでで、全てのUnconstrained pathsが消えるはず


```
# Time Information
  ********************
set time format -unit ns -decimal places 3
create clock -name {clk} -period 10.000 -waveform { 0.000 5.000 } [get ports { clk }]
# Create Generated Clock
create generated clock -name {pll 0|altpll component|auto generated|pll1|clk[0]} -sourc
 Set Clock Uncertainty
set clock uncertainty -rise from [get clocks {clk}] -rise to [get clocks {clk}] 0.020
set clock uncertainty -rise from [get clocks {clk}] -fall to [get clocks {clk}] 0.020
set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] 0.020
set clock uncertainty -fall from [get clocks {clk}] -fall to [get clocks {clk}] 0.020
set_false_path -from [get_ports {reset}]
set false path -from [get ports {indata[0] indata[1] indata[2] indata[3] indata[4] inda
set false path -to [get ports {odata[0] odata[1] odata[2] odata[3] odata[4] odata[5] od
```



### 静的タイミング解析


- タイミング制約の設定後、Analyzerが静的タイミング解析を実行
  - Analyzerの中でやってくれていること
  - - 論理ゲートの内部遅延
    - 配線遅延
    - FPGA入出力遅延
    - ばらつき
  - 2. パスをいくつかの種類に分類する
    - · Clock path
    - · Data path
    - Asynchronous Clear Path
  - 3. それぞれのパスに対し解析を実行する
    - セットアップチェック
    - ホールドチェック
    - リカバリ及びリムーバルチェック
  - 4. その他特別な解析もしてくれる 今後記載予定






#### タイミング違反しない条件

・あるclkエッジでFFを出発したデータは、 次のclkエッジで次段FFにラッチされればよい



#### タイミング違反しない条件


- ・さらに、FFが正常にラッチを行うために、 clkエッジ前後のある程度の時間において入力信号は 変化しないこと
  - この変化禁止の時間の長さはデバイス毎に決められている
    - Clkエッジより前の変化禁止時間:Setup時間
      - 入力データの到着がclkに対し**遅すぎるとSetup違反**につながる
    - Clkエッジより後の変化禁止時間: Hold時間
      - 入力データの到着がclkに対し早すぎるとHold違反につながる




18

# 解析結果(Fmax, Setup)

• Fmax: 最大周波数



- 同じクロックで動くFF間のパスだけから判断される
- こういう異なるclkで動くFF間のパスは考慮から外される→



- Setup: セットアップ制約
  - Slack: どれくらい違反しているか
  - From: パスの始点
  - To: パスの終点
  - Launch clk: 始点のFFに入るclk
  - Latch clk: 終点のFFに入るclk
  - Relationship: clk周期
  - Data delay: 実際の遅延

FromからToまでの遅延が大きすぎるということ

< <filter>&gt;</filter>								
	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
1	-4.519	reg0[0]	reg1[15]_OTERM29	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
2	-4.519	reg0[0]	reg1[15]_OTERM27	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
3	-4.519	reg0[0]	reg1[15]_OTERM25	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
4	-4.519	reg0[0]	reg1[15]_OTERM23	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
5	-4.519	reg0[0]	reg1[15]_OTERM21	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
6	-4.519	reg0[0]	reg1[15]_OTERM19	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
7	-4.519	reg0[0]	reg1[15]_OTERM17	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
8	-4.519	reg0[0]	reg1[15]_OTERM15	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
9	-4.519	reg0[0]	reg1[15]_OTERM13	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
10	-4.519	reg0[0]	reg1[15]_OTERM11	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
11	-4.519	reg0[0]	reg1[15]_OTERM9	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
12	-4.519	reg0[0]	reg1[15]_OTERM7	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
13	-4.519	reg0[0]	reg1[15]_OTERM5	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
14	-4.519	reg0[0]	reg1[15]_OTERM3	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
15	-4.519	reg0[0]	reg1[15]_OTERM1	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
16	-4.519	reg0[1]	reg1[15]_OTERM29	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
17	-4.519	reg0[2]	reg1[15]_OTERM29	pll_0 altpll pll1 clk[0]	pll_0 altl1 clk[0]	4.000	0.182	8.496
18	-4.519	reg0[3]	reg1[15]_OTERM29	pll_0 altpll pll1 clk[0]	pll 0 altl1 clk[0]	4.000	0.182	8.496

## 解析結果(Hold)

• Hold: ホールド制約


• Setupと大体同じ見方

• Holdなので、RelationshipよりDelayが大きければよい

• Holdの説明は前頁参照

#### 今後記載予定


- Removal:
- Recovery:
- Minimum Pulse Width:




## 解析結果(Worst-Case Path)

- タイミング違反が発生したとき、より詳細な情報を見ることもできる
  - Timing Analyzer → 見たいパスの数字のところを右クリック → Report Worst-Case Path


• Data Arrival Path: データパス(FF間の組み合わせ回路を通るパス)の遅延時間が詳しく載ってる






## 解析結果(Locate Node)

- タイミング違反が発生したとき、そのパスがどのように合成され配置配線 されたのか見ることもできる
  - Report Worst-Case Pathウィンドウ → パスの数字右クリック → Locate Path → どれか選ぶ
  - 視覚的に理解できる





#### タイミング違反の解消

- ・最適化オプション設定
  - ・ 論理合成、配置配線での最適化を指示する


• その他解消方法は順次掲載予定

#### 最適化オプション設定

- ツールの指示に従えば、最適な設定ができる
  - QuartusのAdvisor機能を使う
    - Top → Tools → Advisor → Timing Optimization Advisor
    - 後は指示に従って設定を変えていくだけ。簡単。ただ最適化の限界はある

• 実験3HWではツール設定に制限はないので、ツールにどんどん最適化


させよう Quartus Prime Lite Edition - C:/intelFPGA lite/17.1/TA2019/test - test ile Edit View Project Assignments Processing Tools Launch Simulation Library Compile R & PLL test.v TimeQuest Timing Analyze RAM 1 port.gip ram\_ctr.v Resource Optimization Adviso Power Optimization Advisor Incremental Compilation Advisor n-System Sources and Probes Editor System Debugging Tools IP Catalog Nios II Software Build Tools for Eclipse Find Next ID Message



## Q&A

Q. クロックのタイミング制約を定義したのに、クロック制約のレポートでUnconstraint が消えない

A) FFの出力が、回路内のどこかのFFのCLK入力、もしくはLATCHのENABLE入力に接続されている可能性があります。 Flip Flop



このような状況に陥っていないかRTL viewerで探してみましょう。(RTL viewerの検索欄で信号名を入れて検索)

LATCHを含む設計はお勧めしません。LATCHを使わない設計になるよう工夫しましょう。

- Q. でも、RTLをコンパイルしたら勝手にLATCHが生成されてしまう。
- A) always @(\*) や always @(posedge clk以外の何かのwire変数) などが怪しい場合が多いです。 always @(ココ)には、

FPGAに外部から入力されるclk信号、PLLで生成したclk、reset、だけ書いて設計することを推奨

## Q&A

Q. PLLでクロックを生成する、とは?

A. あるクロック信号をもとに、周波数を倍にしたり位相を変えたり色々アレンジして新しいクロックを生成してくれるのがPLL。自分でverilogを書いて所望のクロックを生成するより安全。

ex.) ボード上で標準で用意されている40MHzだと遅すぎるから、40MHzから200MHzクロックを

新たに生成してそれを使いたい。


#### 使い方

DeviceFamilyでPLLと検索。

ALTPLLを選ぶ

後は指示に従い設定していく

- InclkOがもとになるクロック
- **CO**~**c4**が新たに生成されるクロック



### 参考文献

- Quartusのマニュアル
  - https://www.intel.co.jp/content/dam/alterawww/global/ja\_JP/pdfs/literature/hb/qts/qts\_qii53018\_j.pdf
- 教科書
  - Hubert Kaeslin, "Top-Down Digital VLSI Design from Architectures to Gate-level Circuits and FPGAs"
  - 藤田昌宏,"システムLSI設計工学"

※わかりやすい文献、Webページなどあればスタッフに教えてください。 この資料に関する相談等の連絡先

スタッフ宛: le3ahw@lab3.kuis.kyoto-u.ac.jp