



Rapport TP TCN

SYNTHESE DE CIRCUITS NUMERIQUES EN LANGUAGE VHDL ET IMPLEMENTATION DANS UN FPGA

Groupe C: OUEDRAOGO TOUWENDE

SANAE KHLIF

Introduction

Le VHDL est basé sur la logique de description de comportement, qui permet aux concepteurs de spécifier le comportement d'un circuit numérique en utilisant des constructions logiques et des opérations mathématiques.


Durant ces séances de Travaux pratique nous allons étudier les concepts de modélisation, de simulation et la vérification des circuits par la réalisation de quelques exemples pratiques sur implantation dans un FPGA afin de mieux visualiser et comprendre le comportement physique des circuits .

• Fonctions séquentielles

Les systèmes séquentiels sont des systèmes électroniques qui peuvent stocker de l'information et effectuer des opérations sur cette information en fonction de l'état précédent du système. Contrairement aux systèmes combinatoires qui ne dépendent que des entrées actuelles, ils prennent en compte les entrées précédentes et l'état interne du système pour déterminer les sorties actuelles et sont couramment utilisés dans les circuits logiques, les systèmes de contrôle, les ordinateurs, les télécommunications et de nombreuses autres applications.

Projet1: Réalisation d'un Diviseur de fréquence par 2, exemple de la bascule D

table de vérité




Description VHDL

```
LIBRARY IEEE;
2
     use IEEE.std_logic_1164.all;
3
     use IEEE.numeric_std.all;
    ENTITY BASCULE D IS
    FPORT (
        clk: IN std logic;
        d: IN std_logic;
q: OUT std_logic;
8
        h:OUT std logic --cette sortie nous permet de visualiser l'horloge clk à l'aide d'une LED
10
11
     end BASCULE D;
12
    □ARCHITECTURE archi OF BASCULE_D is
    ☐ BEGIN
        PROCESS (clk)
     BEGIN
18
    if RISING_EDGE(clk) THEN q<=d;
19
       END IF:
       h<=clk; --h recopie l'horloge principale clk
20
        end PROCESS:
21
22
       END archi;
23
24
```


Le processus est déclenché uniquement lors d'un front montant de l'horloge, et la sortie est mise à jour

avec la valeur de l'entrée D. Il n'y a pas de condition de réinitialisation dans ce code, ce qui signifie que la sortie conserve sa valeur précédente même si l'horloge est désactivée.

Bloc schématique



Chronogramme




le chronogramme décrit le fonctionnement de la bascule **D**. A chaque front montant de l'horloge fixée à **20ns** on peux constater que la sortie **Q** recopie l'état de l'entrée D de la bascule comme le décrit sa Table de vérité.

Assignation


afin de pouvoir visualiser le comportement physique du circuit nous avons procéder a une assignation de Pin des entrées et soties avec ceux de la carte FPGA. Les affectations choisies sont:

Clk	Input	PIN_R22		
d	Input	PIN_L2		
q	Output	PIN_R20		

Programmation



une fois l'assignation des pins réalisée, après s'être assurer que la configuration est bien fait sur Cyclone II EP2C20F484, nous effectuons à nouveau une compilation afin que les modification apportées puissent être en compte par la carte. A présent lançons le programme à l'aide de la fonction Programmer.



On constate que la programmation s'est réalisée avec succès les manipulation sur la carte nous laisse constater le comportement physique du circuit comme le décrit son chronogramme.

2. Dans le cas où on utilise la configuration bouclant la sortie (/Q = NOT Q) sur l'entrée D on réalise une inversion de la sortie dans ce cas la fréquence de la sortie Q sera égale à la moitié de la fréquence du signal clk. Il est important de noter que cette configuration peut conduire à une instabilité si les temps de propagation de la porte logique ne sont pas correctement synchronisés avec la fréquence de l'horloge clk.

Code VHDL de la bascule à inverseur


```
use IEEE.std_logic_1164.all;
     use IEEE.numeric std.all;
    MENTITY basculeDboucle IS
   FIPORT (
        clk: IN std logic;
        set : IN std logic;
        reset: IN std logic;
10
        q: BUFFER std logic;
11
        h:OUT std_logic --cette sortie nous permet de visualiser l'horloge clk à l'aide d'une LED
    end basculeDboucle ;
13
14
    MARCHITECTURE archi OF basculeDboucle is
15
16
17
    BEGIN
18
       PROCESS(clk.reset)
19
      if (reset='1') then
           q<='0';
22 🗏
         if RISING_EDGE(clk) THEN
23
           if (set ='1') then
25
             g<='1';
26
27
   else
28
29
           g<= not g;
       end if:
30
31
32
33
      h<=clk; --h recopie l'horloge principale clk
34
        end PROCESS;
35
36
       END archi:
```

la bascule D est un composant utile dans les circuits numériques pour stocker et transférer des bits de données pendant une période de temps donnée. Elle est couramment utilisée dans les compteurs binaires, les mémoires RAM, la synchronisation de signaux et le stockage temporaire des données. Ses avantages sont sa simplicité et sa facilité d'utilisation, mais elle a aussi des limites, notamment sa capacité limitée à stocker des données et sa nécessité de signaux de synchronisation pour fonctionner correctement.

Projet 2: Réalisation d'un Compteur avec Reset asynchrone

pour la suite on boucle (/Q=not (Q)) sur l'entrée D et on ajoute les entrées **Reset (clear)** et **set (Preset)**. la fréquence de la sortie Q est égale à la moitié de la fréquence de clk.


Description VHDL




Le comportement du circuit est défini à travers un processus qui est exécuté à chaque front montant de l'horloge. Si reset est activé, la sortie Q est remise à 0. Sinon, si set est activé, la sortie Q est mise à

1. Si aucun des deux signaux n'est activé, la sortie Q est inversée.


Circuit RTL



• Bloc schématique



Chronogramme




Assignation des PINS


Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Differential Pa
3_dk	Input	PDN_R22	6	86_N0	PIN_M1	3.3-V LV default)		24mA (default)	
% h	Output	PDN_R20	6	86_N0	PIN_N1	3.3-V LVdefault)		24mA (default)	
25 q(3)	Output	PDN_V21	6	86_N1	PDN_T2	3.3-V LVdefault)		24mA (default)	
25 q(2)	Output	P0N_V22	6	86_N1	PDN_R2	3.3-V LV default)		24mA (default)	
2% q[1]	Output	PDN_U21	6	86_N1	PIN_T1	3.3-V LVdefault)		24mA (default)	
% q[0]	Output	PDN_U22	6	86_N1	PIN_R1	3.3-V LV default)		24nA (default)	
3_ reset	Input	PIN_L22	5	85_N1	PIN_M2	3.3-V LVdefault)		24mA (default)	
< <new node="">></new>									

la fréquence de chaque bit dans le compteur est la moitié de la fréquence du bit précédent, ce qui signifie que q[0] change deux fois plus souvent que q[1], q[1] change deux fois plus souvent que q[2], et ainsi de suite

• chronogramme illustratif pour une période d'horloge de 50ns



Chronogramme pour T= 20ns




Nous remarquerons qu' avec T=20ns que le cycle de comptage est plus visible

En résumé le compteur permet de compter les impulsions d'entrée et de réinitialiser la valeur du compteur à tout moment grâce à un signal de reset asynchrone. Cependant il est important de noter que

l'utilisation d'un signal de reset asynchrone peut entraîner des problèmes de synchronisation et de timing.

conception et réalisation d'un compteur/décompteur


code VHDL



Chronogramme

```
Matter Time the Part of the Pa
```

Assignation des PINS



block shematic





Schéma RTL



Décodeur 7 segments


code VHDL

```
LIBRARY IEEE;
    use IEEE.std_logic_l164.all;
 3
    use IEEE.numeric_std.all;
    ENTITY decodeur 7 IS
 5
    PORT (
 6
         q: IN std_logic_vector(3 DOWNTO 0);
         seg: out std_logic_vector(6 downto 0)
9
     -);
10
     end decodeur 7;
11
12
    ARCHITECTURE archi OF decodeur 7 is
13
    Begin
14
    □process(q)
15
     Begin
16
    CASE q is
      when "0000" => seg <="1000000";
17
18
      when "0001" => seg <="1111001";
      when "0010" => seg <="0100100";
19
     when "0011" => seg <="0110000";
20
      when "0100" => seg <="0011001";
21
     when "0101" => seg <="0010010";
22
      when "0110" => seg <="0000010";
23
      when "0111" => seg <="1111000";
24
25
     when "1000" => seg <="00000000";
      when "1001" => seg <="0010000";
26
      when "1010" => seg <="0001000";
27
      when "1011" => seg <="0000011";
28
29
      when "1100" => seg <="1000110";
     when "1101" => seg <="0100001";
30
     when "1110" => seg <="0000110";
31
32
     when "1111" => seg <="0001110";
     end CASE;
33
    end process;
34
35
    end archi;
```


• Bloc schématic



• Graphique du décodeur associé à l'Afficheur



Résultat de simulation limité à 9




Code VHDL (Comptage limité à 9)


```
1 LIBRARY IEEE;
    use IEEE.std logic 1164.all;
 2
 3 use IEEE.numeric std.all;
 4
 5 ENTITY comptdeccompt IS
 6 PORT (
7
        clk: IN std logic;
8
        reset: IN std logic;
       LOAD: IN std logic;
9
       SENS: IN std logic;
10
11
       DATA: IN unsigned (3 downto 0);
12
       h: out std logic;
13
        q: out unsigned(3 downto 0)
14
   F) 2
15
     end comptdeccompt;
16
    MARCHITECTURE archi OF comptdeccompt is
17
18 Laignal qint: unsigned(3 downto 0);
19 E BEGIN
20 🗏
       PROCESS(clk, reset)
   BEGIN
22 🗏
       if (reset='1') then
23
          g<=(others =>'0');
24
25 elsif RISING EDGE (clk) THEN
26
27 日
          if(LOAD='1') then
28
           q<=DATA:
29
30 🗏
          elsif (SENS='1') then
31
            qint<= qint + 1;
    B
               if (qint="1001") then
32
33
               gint<= "00000";
34
               end if;
35 🖯
          elsif (SENS='0') then
36
             qint<= qint - 1;
37
             if (qint="0000") then
38
               qint<= "1001":
39
               end if:
40
           end if:
    end if:
41
42
       q<=qint;
43
       h<=clk; --h recopie l'horloge principale clk
44
       end PROCESS;
45
46
      END archi;
```

Projet 3 : Régistre à décalage

• code du registre à décalage 4 bits



• chronogramme du registre



Assignation des PINS



Modification du code VHDL pour réaliser un décalage vers le bit du poids faible


code VHDL

```
2
      use IEEE.std logic 1164.all;
 3
      use IEEE.numeric std.all;
 5
    ENTITY Registre IS
    PORT (
 6
         clk: IN std_logic;
 7
 8
         d_in: IN std_logic;
 9
         Vall: IN std_logic_vector(3 downto 0);
10
         h: OUT std logic;
11
        d out: OUT std_logic;
12
        match: OUT std logic
13
14
      end Registre;
15
16
17
18
19
    ■ARCHITECTURE archi OF Registre is
20
        signal reg: std logic vector(3 downto 0);
21
        BEGIN
22
    process (CLK)
        BEGIN
23
24
    IF rising edge(CLK) then
25
             reg(2 downto 0) <= reg(3 downto 1);
26
             reg(3) <= d in;
27
             END IF;
28
        END PROCESS;
29
        d out <= reg(0);
30
         match <= '1' when Vall = reg else '0';
31
         h <= clk;
        END archi;
32
```

1

LIBRARY IEEE:

• Le résultat de la simulation :



Conception et réalisation d'une transformation d'un flux série en un bus de 4 bits

Associons un registre de décalage série, un diviseur de fréquence par 4 et un registre parallèle 4 bits dans une description graphique.

• Divieur de fréquence par 4

```
LIBRARY IEEE;
      use IEEE.std logic 1164.all;
 3
      use IEEE.numeric std.all;
    ENTITY compteur2 IS
 6
    PORT (
 7
         clk: IN std logic;
 8
         q: out std logic
 9
     F);
10
     end compteur2 ;
11
    ARCHITECTURE archi OF compteur2
12
     Lsignal q_int: unsigned(1 downto 0);
13
    ■ BEGIN
14
15
         PROCESS(clk)
    BEGIN
16
            if RISING_EDGE(clk) THEN
17
    18
                 q_{int} = q_{int} + 1;
19
        end if;
20
21
        end PROCESS;
22
        q<=q_int(1);
23
        END archi;
24
```


• Registre de décalage parallèle

```
1 LIBRARY IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric std.all;
 3
 4
    ☐ENTITY Registre parallele IS
 6
    PORT (
 7
       clk: IN std logic;
       d_in: IN std_logic_vector(3 downto 0);
 8
        d_out: OUT std_logic_vector(3 downto 0)
 9
     -);
10
   Lend Registre_parallele;
11
    ARCHITECTURE archi OF Registre parallele is
12
13
    ■ BEGIN
14
    □ process(clk)
15
    BEGIN
16
17
           IF rising edge(clk) then
18
           d out <= d in;
19
           END IF;
20
       END PROCESS;
21
       END archi;
22
```


• Registre de décalage série

```
LIBRARY IEEE;
 1
 2
      use IEEE.std logic 1164.all;
      use IEEE.numeric std.all;
 3
    ENTITY Registre A IS
    PORT (
 6
 7
         clk: IN std logic;
 8
         d in: IN std logic;
9
         d out: OUT std logic vector(3 downto 0)
    end Registre_A;
10
11
    □ARCHITECTURE archi OF Registre A is
12
13
        signal reg : std logic vector(3 downto 0);
14
    BEGIN
15
    process(clk)
        BEGIN
16
17
    IF rising_edge(clk) then
             reg(2 downto 0) <= reg(3 downto 1);
18
19
             reg(3) <=d in;
20
             END IF;
21
         END PROCESS;
         d out <= reg;
22
        END archi;
23
```

• La description graphique de l'ensemble



• La simulation fonctionnelle de l'ensemble



PROJET 4: Machines d'état synchrone

Dans cette partie le code permet de détecte le début et la fin d'une impulsion s de durée quelconque par machine Moore.

Le système est synchronisé par une horloge clk. Le début de l'impulsion est indiqué par le signal sm et la fin par le signal sd.


Le code VHDL qui permet la la synthèse du circuit détecteur de fronts à l'aide de :

1.) Trois process

• Son code VHDL:

```
1 LIBRARY IEEE;
2
    use IEEE.std_logic_1164.all;
3
     use IEEE.numeric std.all;
 4
     use IEEE.std_logic_unsigned.all;
    ENTITY machinemoore is
    PORT (
8
           clk : in std_logic;
          reset: in std_logic;
9
10
           s: in std logic;
          sm: out std logic;
11
12
          sd: out std logic
13
          );
14
     END machinemoore;
15
16
    ARCHITECTURE archi of machinemoore is
     type Etat is (Etat0, Etat1, Etat2, Etat3);
17
18
      Signal Etat_present, Etat_futur: Etat:=Etat0;
19
    BEGIN
20
21
22
    REGISTRE : PROCESS(clk, reset)
23
           BEGIN
24
    IF reset='l' THEN
25
                       Etat present<=Etat0;</pre>
26
27
               ELSIF RISING_EDGE(clk) THEN
    28
                        Etat present<=Etat futur;
29
               end if;
           END PROCESS REGISTRE;
30
31
32
           Combinatoire_etats: PROCESS(Etat_present,Etat_futur,s)
    33
           BEGIN
34
    case Etat_present is
35
                              When Etat0 => if s='1' then
    36
                                             Etat_futur<=Etat1;
37
    38
                                             Etat futur<=Etat0;
                                          end if;
39
40
                               When Etatl =>
41
                                          Etat futur<=Etat2;
42
                               When Etat2 => if s='1' then
43
    Etat_futur<=Etat2;
44
45
                                          else
                                        Etat_futur<=Etat3;
46
47
                                    end if;
48
                           When Etat3 =>
49
                                     Etat_futur<=Etat0;
50
             end case;
51
          END PROCESS Combinatoire etats;
52
53
54 🖹
          Combinatoire_soties: PROCESS(Etat_present,Etat_futur)
55
         BEGIN
56
    case Etat_present is
                           When Etat0 => sm <= '0' ;sd <= '0';
57
                           When Etatl => sm <='l' ;sd <= '0';
58
                           When Etat2 => sd <= '0'; sm <= '0';
59
                          When Etat3 => sd <='1'; sm <= '0';
60
61
             end case;
         END PROCESS Combinatoire soties;
62
   END archi;
63
```

• Le résultat de sa simulation :




2.) Deux process

• Son code VHDL:

```
LIBRARY IEEE;
      use IEEE.std logic 1164.all;
 3
     use IEEE.numeric std.all;
    ENTITY machine moore IS
 6
   PORT (
 7
        clk: IN std_logic;
 8
         s: IN std logic;
9
          reset: in std_logic;
10
        sm: out std logic;
11
         sd: out std logic
12
     F);
13
14
     end machine moore;
15
    ARCHITECTURE archi of machine moore is
     type Etat is (Etat0, Etat1, Etat2, Etat3);
     Signal Etat_present,Etat_futur:Etat:=Etat0;
19
   BEGIN
20
21
22
    REGISTRE : PROCESS(clk, reset)
23
           BEGIN
               IF reset='1' THEN
24
    25
                        Etat_present<=Etat0;</pre>
26
27
               ELSIF RISING_EDGE(clk) THEN
    28
                        Etat present<=Etat futur;
29
               end if;
30
           END PROCESS REGISTRE;
31
32
    Combinatoire_etats: PROCESS(Etat present,s)
33
34
    case Etat_present is
35
                              When Etat0 => sm <= '0' ;sd <= '0';
    if s='1' then
    36
37
                                             Etat futur<=Etat1;</pre>
38
    39
                                             Etat_futur<=Etat0;</pre>
40
                                         end if;
                              When Etat1 => sm <='1' ;sd <= '0';
41
42
                                         Etat futur<=Etat2;
43
44
                              When Etat2 => sd <= '0' ;sm <= '0';
    P
                                          if s='1' then
45
                                               Etat_futur<=Etat2;
46
47
    48
                                               Etat futur<=Etat3;
49
                                          end if;
                               When Etat3 => sd <='1'; sm <= '0';
50
                                           Etat futur<=Etat0;
51
52
53
                end case;
54
            END PROCESS Combinatoire etats;
55
56
57
58
      END archi;
59
60
```

• Le résultat de sa simulation :



3.) Un process

• Son code VHDL:


```
library ieee;
 1
      use IEEE.std logic 1164.all;
 2
      use IEEE.numeric std.all;
 3
 4
    ENTITY un process IS
 5
    PORT (
 6
         clk: IN std logic;
 7
          s: IN std_logic;
 8
           reset: in std logic;
 9
         sm: out std logic;
10
         sd: out std logic
11
12
13
      -);
      end un_process;
14
15
    ☐ARCHITECTURE archi of un_process is
16
17
     type StateType is (Etat0,Etat1,Etat2,Etat3);
     signal Etat : StateType;
18

─ BEGIN

19
20
    PROCESS (CLK)
21
           BEGIN
                     IF reset='1' THEN
22
    23
                        Etat <=Etat0;
                          ELSIF RISING_EDGE (clk) THEN
24
    25
    case Etat is
26
                               When Etat0 =>
27
                                            if s='1' then
    28
                                              Etat<=Etat1;
29
                                              sm <='1' ;sd <= '0';
30
    else
31
                                              Etat <=Etat0;
32
                                              sm <= '0' ;sd <= '0';
33
                                          end if;
34
                               When Etat1 =>
35
                                          Etat <= Etat2;
36
                                           sd <= '0' ;sm <= '0';
37
                               When Etat2 =>
38
    if s='1' then
39
                                              Etat <= Etat2;
40
                                               sd <= '0' ;sm <= '0';
```

```
41
    else
42
                                                Etat <= Etat3;
                                                sd <='1'; sm <= '0';
43
44
                                            end if;
45
                                When Etat3 => Etat <= Etat0;
                                           sm <= '0' ;sd <= '0';
46
47
48
                end case;
49
                end if;
             END PROCESS;
50
51
     LEND archi;
52
53
```

Le résultat de sa simulation



PROJET 5: Mini-Projet : Convertisseur binaire – décimal 4 bits

Dans cette partie nous voulons concevoir un convertisseur qui affiche directement la valeur décimale d'un nombre binaire V sur 4 bits au moyen de deux afficheurs 7 segments HEX0 (unité) et HEX1(décimal).

Analyse de l'architecture du convertisseur

Circuit A

Le circuit A est un **soustracteur** qui joue un rôle très important dans le convertisseur.

Circuit B

Le circuit B est un décodeur 7 segment de 1 bit en entrées et 7 bits en sortie.

Si l'entrée unitaire A est à 0 la sortie prend la valeur : S = 1000000 pour afficher 0 sur l'afficheur HEX1, par contre si l'entrée unitaire A est à 1 la sortie prend la valeur : S = 1111100 pour afficher 0 sur l'afficheur HEX1.

Le code VHDL du circuit A

```
library ieee;
     use IEEE.std logic 1164.all;
     use IEEE.numeric std.all;
     use ieee.std logic unsigned.all;
 6
   ENTITY circuitA IS
7
   PORT (
        y: IN std logic vector(2 downto 0);
         s: out std logic vector(2 downto 0)
     F);
10
11
     end circuitA;
12
   ⊟architecture archi of circuitA is
   BEGIN
    Ls(2 downto 0) <= y(2 downto 0) - "10";
15
    end archi;
16
```

Le code VHDL du circuit B

```
LIBRARY IEEE;
 1
 2
     use IEEE.std logic 1164.all;
     use IEEE.numeric std.all;
 4
    ENTITY CircuitB IS
 5
 6
   PORT (
        q: IN std_logic;
 7
8
        seg: out std logic vector(6 downto 0)
     -);
9
10
     end CircuitB;
11
    ARCHITECTURE archi OF CircuitB is
12
13
    Begin
    □process(q)
14
15
    Begin
16 ⊟CASE q is
     when '0' => seg <="1000000";
17
18
     when '1' => seg <="1111100";
19
     end CASE;
20
     Lend process;
21
22
      end archi:
```

Le code VHDL du multiplexeur 2 vers 1

```
LIBRARY IEEE;
    use IEEE.std logic 1164.all;
    use IEEE.numeric std.all;
 3
5
   ENTITY multiplexeur2 IS
    PORT (
        E: IN std logic vector(1 DOWNTO 0);
        c: IN std logic;
8
     -);
        s: out std_logic
9
10
     end multiplexeur2 ;
11
12
13
    ⊟architecture archi of multiplexeur2 is
    Begin
    s<= E(0) when c='0' else
E(1);
15
         E(1);
16
17 end archi;
```


Le code VHDL du comparateur

```
1 LIBRARY IEEE;
    use IEEE.std logic 1164.all;
2
    use IEEE.numeric std.all;
3
5 ENTITY comparateur IS
6 ⊟PORT (
7
       y: IN std_logic_vector(3 downto 0);
8
       s: out std logic
    -);
9
    end comparateur;
10
11
12
    architecture archi of comparateur is
    signal k : std logic_vector(3 downto 0);
13
14
   □ begin
     k <= "1010";
15
16
   s<= '0' when (y > k) else
17
18
         '1';
19
         end archi;
```

Le code VHDL du décodeur

```
LIBRARY IEEE;
 1
 2
    use IEEE.std logic 1164.all;
 3
    use IEEE.numeric std.all;
 4
 5 ENTITY decodeur 7segement IS
 6
   PORT (
 7
       q: IN std logic vector(3 DOWNTO 0);
        seg: out std logic vector(6 downto 0)
8
     -);
9
10
     end decodeur 7segement;
11
12
    ☐ARCHITECTURE archi OF decodeur 7segement is
13
   ⊟Begin
14 ⊟process(q)
15 Begin
16 ⊟CASE q is
17
     when "0000" => seg <="1000000";
     when "0001" => seg <="1111001";
18
     when "0010" => seg <="0100100";
19
     when "0011" => seg <="0110000";
20
21
     when "0100" => seg <="0011001";
22
     when "0101" => seg <="0010010";
     when others => seg <= "XXXXXXXX";
23
24
     end CASE;
   end process;
25
26 end archi;
```

Le schéma bloc du convertisseur



Conclusion

En conclusion, ce rapport en technologie des circuits numériques a permis de mettre en évidence l'importance de cette discipline dans le développement de systèmes électronique modernes. Nous avons examiné en détail les différents types de circuits numériques, leurs caractéristiques et leur utilisation dans des application pratiques telles que les processeurs, les mémoires et les circuits de communication.

Enfin, ce rapport a souligné l'importance de la conception de circuits numérique efficaces et robuste pour garantir des performances optimales et une fiabilité à long termes. La technologie des circuits numérique est donc une discipline clé dans l'industrie électronique, et son importance ne fera que croître à mesure que de nouvelles applications émergent.