

FAECO: 面向预布局逻辑重综合的失效驱动 候选生成引擎 (Failure-Aware ECO)

佟亚龙

摘要—针对数字后端严重路径违例, 传统缓冲器插入 (B) 与门尺寸调整 (G) 优化能力有限, 根源在于等价性验证与物理时序优化在候选构造阶段相互割裂, 易诱发“等价性验证失败”与“时序收益不足”的互斥。本文提出 FAECO (Failure-Aware ECO), 一种面向预布局逻辑重综合的失效驱动候选生成引擎: 将等价性偏好编码进割图权重, 按 F1–F6 失败类型自适应收缩搜索方向; 将估计线载嵌入内环接受准则, 以理想线网改善阈值与简化 SPEF 复测双门控筛选物理稳健候选。在 ISCAS89 (8/8) 与 ITC-99 (18/19) 基准上取得严格时序改善, PicoRV32 三个子模块中的两个 (控制与数据密集型) 取得改善。真实版图验证中 5 个电路布线后保持改善、1 个持平、2 个轻微恶化, 其中 s382 的 WNS 由 -1.16 ns 改善至 -1.02 ns。收敛配置下混合修复平均改善 1.07 ns, 即各电路提升幅度的均值, 中位数 1.13 ns, 为纯门尺寸调整方法的 6.7 倍。

Index Terms—时序 ECO, 重综合, 双目标割, 失效驱动反馈, 简化 SPEF 门控, 形式等价, 预布局逻辑重综合, SKY130, 开源 EDA

I. 引言

A. 背景与问题

工程变更命令 (ECO) 是数字后端物理实现的关键环节。当时序未能在综合阶段收敛时, 需在已布线网表上执行局部修改。传统 ECO 主要依赖缓冲器插入 (B) 与门尺寸调整 (G), 通过调整单元延迟修复最差负裕量 (WNS) 与总负裕量 (TNS)。在严重路径违例下, B/G 优化能力不足, 其结构重映射与缓冲插入变体同样受候选空间限制 [1], [4], [5], [13]。

工业实践中, 将违例锥整体替换为时序友好补丁的补丁替换比 B/G 更稳定, 但其依赖不可复现的工业数据。由于逻辑补丁构造与物理优化串行独立, 补丁替换

常陷入等价性验证失败与时序收益不足的互斥, 收敛缓慢甚至失败。

B. 研究空白与挑战

现有 ECO 流程在候选构造阶段普遍遵循“先构造、后验证”的串行范式, 面临三项未解决挑战: 其一, 等价性验证失败 (F1) 与物理时序收益不足 (F4) 在候选生成期互斥, 事后丢弃导致搜索空间爆炸; 其二, 逻辑修复与物理线载预估脱节, 预布局阶段的理想候选在布线后大量失效; 其三, 开源工具链缺少将失效反馈嵌入候选生成内环的闭环引擎。

C. 贡献

本文提出 FAECO, 将补丁替换流程分解为三阶段流水线, 在候选构造阶段同时编码等价性与时序目标, 使验证失败不再只是被动丢弃, 而是转化为下一轮搜索的反馈信号。主要贡献如下:

- 1) **失效驱动的双目标割与闭环细化机制:** 将等价性偏好编码为割图权重, 从构造上缓解“等价性验证失败”与“时序收益不足”的互斥, 以六类失败 (F1–F6) 驱动搜索方向自适应收缩, 并以简化 SPEF (标准寄生参数交换格式) 门控筛选物理稳健候选。
- 2) **跨基准泛化:** 在 ISCAS89、ITC-99 与 PicoRV32 异构族三类基准上验证了失效驱动候选生成流程的可迁移性。
- 3) **质量-效率权衡与物理收敛验证:** 在 OpenROAD + SKY130 HD 真实版图验证中, 8 个 ISCAS89 电路 5/8 布线后保持改善。

II. 相关工作

ECO 修复主要分为三类技术路径：基于备用单元的结构重映射、基于逻辑补丁构造的功能修复，以及基于缓冲器插入与门尺寸调整的物理优化。

结构重映射以缓冲/尺寸调整与技术重映射的两阶段流程修复时序，将布线代价纳入备用单元分配 [1], [2]，或以符号采样搜索修正点 [3]，其候选生成是“先割后验”，等价性验证失败只能事后丢弃。例如 [1] 的备用单元分配需预知布线后负载，在预布局阶段无法准确估计，导致等价候选在物理上常被拒绝；[3] 的符号采样虽扩大了搜索范围，但未将等价性成功率作为构造阶段的优化目标。

逻辑补丁构造以功能约简与逆变器图（FRAIG）表示与 SAT 证明为基础，通过切割违例锥并构造等价补丁修复功能错误 [6], [8]。

后续工作引入资源感知 [8] 与统一功能/时序目标 [7], [9]，但仍采用“先构造、后验证”的串行模式，补丁等价性由 SAT 扫荡或组合等价性检查（CEC）复核保证 [11], [12]。

当等价性验证失败时，只能扩大搜索窗口或增加补丁规模重新枚举 [10]，计算开销随锥规模指数增长，在数十万门级设计上难以收敛。

B/G 物理优化从最优缓冲插入算法 [13] 发展到学习驱动的大规模尺寸调整与缓冲树生成 [14], [15], [16], [17]，做门级微调而不改变结构，在路径级小幅度违例下有效；当违例源于逻辑级数过多或关键路径结构不合理时，只能缓解负载效应而无法压缩逻辑深度，优化存在明显天花板 [14], [15]。

学习驱动方法 [16], [17] 虽提升效率，仍未脱离“不改逻辑级结构”的前提。

上述方法大多依赖商用 EDA 引擎或内部工业流程，公开基准与工艺库上的可复现实现极少；现有开源流程（Yosys + OpenSTA + OpenROAD）虽提供综合、静态时序分析（STA）与布局布线能力，但缺少将逻辑重综合与失效反馈集成的 ECO 修复引擎。据我们所知，截至本文投稿时，FAECO 是在开源 OSS-CAD 工具链与 SKY130 HD 公开工艺库上实现端到端失效驱动 ECO 闭环的首次工作，结论部分的实验即对该闭环的完整验证。

应用阶段上，结构重映射与 B/G 物理优化面向后布局/后布线阶段的物理微调，逻辑补丁构造多在综合后、布局前做功能修复；已有工作要么在逻辑级做功能

表 I: FAECO 与已有工作的关键差异

维度	已有工作	FAECO
等价性处理	事后验证（CEC 复核失败则丢弃候选）	前置为割图权重偏好，降低等价性验证失败率（CEC 最终保证）
失败响应	增加搜索宽度（枚举更多补丁/更大尺寸）	失败类型自适应收缩搜索方向（F4→ 关键覆盖奖励上调）
物理衔接	逻辑修复与物理优化串行独立	简化 SPEF 门控嵌入内环接受准则，F6 反馈闭环
候选空间	单一策略（B/G/R 之一）或串行组合	四类策略混合同轮竞争，按实测接受

R/G/B/JOINT 分别指逻辑重写、门尺寸调整、缓冲器插入与多门联合枚举，定义见 §III-B。

表 II: 符号表

符号	类型	定义
$G = (V, E)$	有向图	门级网图，顶点为门/端口，边为信号线
$C(G, t) \subseteq V$ $K(G, t) = (S, T, E_{\text{split}}, E_{\text{dep}})$	子图	目标输出 t 的扇入锥
$\text{cost}(v) \in \mathbb{R}_{\geq 0}$	权重	每个门的节点代价
$s(v)$	正整数	门 v 的扇入锥规模（即锥内门数）
$S = \sum_u s(u)^2$	正整数	锥内各门扇入锥规模的平方和
D_{max}	正整数	锥内最大逻辑深度
$\text{Cut}(S, T)$	边集	把 S 与 T 分开的割边
$\text{score}(p) \in \mathbb{R}$	评分	时序增益 + 尺寸 + 边界 + 验证 + 等价惩罚
F1-F6	失败枚举	等价性验证失败 / 边界失败 / 尺寸过大 / 时序收益不足 / 验证超时 / SPEF 复测失败

F1-F6 的具体定义见表 III；评分仅用于初筛，候选最终由 OpenSTA 实测接受，F1-F6 反馈作用于下一轮的割权重更新。

等价而不感知时序，要么在物理级做时序微调而不改逻辑，FAECO 的预布局逻辑重综合介于两者之间，在候选构造阶段同时处理逻辑等价与物理预估。

FAECO 与上述三类方法的差异汇总如表 I。

III. 方法

A. 问题形式化

FAECO 解决的 ECO 修复问题可形式化如下：给定映射网表 G' 、目标周期 T 与工艺库 $\mathcal{L}$ ，寻找一系列局部补丁 $p_1, \dots, p_k$ ，使修复后网表 G^* 的 WNS 严格改善且功能与 G' 等价。候选 p 由一个或多个门及其边界端口构成，割集构造见 §III-C；符号见表 II。

B. 方法总览

FAECO 对原始网表依次执行逻辑重综合、割图构建与候选生成、验证与时序分析，形成三阶段流水线，如图 1 所示。候选修复策略分为四类：逻辑重写（R，基于库函数的等价布尔替换）、门尺寸调整（G）、缓冲器插入（B）与多门联合枚举（JOINT），下文沿用其缩写。各阶段如下：

- 重综合**：将原始网表 G 经 Yosys 两步综合流程映射为 SKY130 HD Liberty 单元网表 G' ，并生成参考 BLIF 网表，实现细节见 §III-D。
- 双目标割与候选生成**：以扇入锥 $C(G, t)$ 为基础构建 s-t 分裂图，把等价性偏好编码进割图权重：由 Liberty 布尔函数匹配计算每个门的 R 候选集，无等价替换候选的门其关键覆盖奖励置零、绑定 G/B 策略权重。该匹配只保证局部函数等价，全局等价仍由阶段 (c) 的 ABC cec 最终保证，故为权重偏好而非硬性保证。每轮并行生成加权全局最小割与关键路径覆盖割两类候选，前者由 Edmonds-Karp 算法与残差可达集求得，后者取违例锥与真实关键路径门集合的交集。候选按评分函数排序进入实测；出现 F1-F6 失败时按类型自适应调整割权重并重新搜索，失败类型与反馈动作见表 III。
- 简化 SPEF 门控验证**：候选级等价在生成期由结构签名保证，R 候选来自 Liberty 布尔函数匹配，G/B 按构造保持逻辑功能；接受修复后以 ABC cec 对全网表回验。时序分析以 OpenSTA 理想线网模式进行，改善超过阈值的候选才生成简化 SPEF 复测，复测仍严格改善才接受，否则归类为 F6 失败并反馈，细节见 §III-C。




图 1: FAECO 三阶段流水线：重综合 → 切割与细化 → 验证与时序分析。

Algorithm 1 FAECO 失效驱动修复主循环

Require: 映射网表 G' 、周期 T 、工艺库 $\mathcal{L}$ 、权重初值 $\lambda^{(0)}$ 、分治阈值 θ 、最大轮数 $r_{\max}$

Ensure: 修复后网表 G^* 、接受候选集合 $\mathcal{A}$


- 1: $G \leftarrow G'$; $\mathcal{A} \leftarrow \emptyset$; $r \leftarrow 0$
- 2: **repeat**
- 3: $r \leftarrow r + 1$; $\text{cone} \leftarrow \text{EXTRACTCONE}(G, \text{最差违例端点})$
- 4: **if** $|\text{cone}| > \theta$ **then** $\text{cone} \leftarrow \text{SPLITCONEBYDEPTH}(\text{cone})$
- 5: $\mathcal{K} \leftarrow \text{BUILDCUTGRAPH}(\text{cone}, \lambda^{(r)})$; $C_0 \leftarrow \text{CRITICALPATHCOVERCUT}(\text{cone})$
- 6: $\mathcal{P} \leftarrow \{R/G/B \text{ 单门候选}\} \cup \text{JOINTSLIDINGWINDOW}(C_0, \text{depth} \leq 3)$
- 7: **for** 每个候选 p 按 $\text{SCORE}(p)$ 降序（前 w 个）**do**
- 8: $\Delta \leftarrow \text{OPENSTA}(G \text{ 应用 } p \text{ 后}) - \text{OPENSTA}(G)$; $\Delta_{\text{TNS}} \leftarrow \text{对应 TNS 差}$
- 9: **if** $(\Delta > 0 \text{ 或 } \Delta = 0 \text{ 且 } \Delta_{\text{TNS}} > 0)$ **且** $\text{VERIFYEQUIVALENCE}(p)$ 通过 **then**
- 10: $G \leftarrow G \text{ 加 } p$; $\mathcal{A} \leftarrow \mathcal{A} \cup \{p\}$; **break**
- 11: **else**
- 12: 按失败类型 f (F1-F6) 记录; $\lambda^{(r+1)} \leftarrow \text{REFINEWEIGHTS}(\lambda^{(r)}, f)$
- 13: **end if**
- 14: **end for**
- 15: **until** 无严格改善候选或 $r = r_{\max}$
- 16: **return** $G, \mathcal{A}$

算法 1 中，第 3-4 行对应阶段 (a) 的锥抽取与深度分治，第 5-6 行对应阶段 (b) 的割图构建与候选生成，第 7-12 行对应阶段 (c) 的实测验证与失败反馈。候选枚举确保每轮至少一个 G/R 候选参与竞争；关键路径覆盖割抽取关键路径门集合作为割集候选，与加权全局最小割并行生成、同轮实测。

等价性预筛是生成期的结构签名检查，而非 ABC cec 的全网表形式验证；后者仅在接受修复后执行一次，故 CEC 开销不随候选数增长。

接受条件包含 WNS 持平但 TNS 改善的情形，与 §IV-A 的收敛配置一致。每轮只接受严格改善，WNS 单调不减且以上界 0 为限，候选空间有限，故算法必然终止；20 轮是该语义下的观测上限。

图 2: 双目标割与候选生成示意: 扇入锥经 s-t 分裂后, 加权全局最小割 (红虚线) 与关键路径覆盖割 (黄圈) 并行生成 R/G/B/JOINT 候选并进入评分排序



C. 核心机制

1) 双目标割与节点代价: 在扇入锥 $C(G, t)$ 上构建 s-t 分裂图 $K(G, t)$, 定义见表 II、示意见图 2。每个门拆成输入/输出容量边, 扇入依赖用无穷容量边, 节点权重 $\text{cost}(v)$ 与关键路径、层级、尺寸联动; 全局最小割由 Edmonds-Karp 算法求出, 割边源端即候选门。

分裂图复杂度为 $O(VE^2)$, 其中顶点数 $V = 2n + 2$, n 为锥内门数, 边数 $E = O(n + f)$, f 为扇入依赖边; 数十万门级设计上单次割在数秒内完成。

传统流程先按权重割、再在复核阶段注入等价检查, 导致等价性验证失败 (F1) 与时序收益不足 (F4) 互斥。

FAECO 将等价性约束直接编码进割图: 构建 $K(G, t)$ 时由 Liberty 布尔函数计算每个门的 R 候选集 $\mathcal{R}(v)$ 。对 $\mathcal{R}(v) = \emptyset$ 的不可替换门, 其关键覆盖奖励置零并绑定 G/B 策略权重, 使割集优先避开这类门, 从而降低而非消除 F1 发生率。

有 R 候选的门保留关键覆盖奖励, 并按扇出数叠加等价稳定割代价, 因为高扇出门更易在等价验证中失败; G/B 与 R 在同一割集方案内共存竞争, 最终取舍由逐候选 OpenSTA 实测决定。


例如 b06 关键路径上的复合门均无 R 候选, 关键覆盖奖励置零后割集方案只能生成 G/JOINT 候选, 实验验证见 §IV-C1。

候选排序中的 $\Delta\text{timing}(p)$ 定义为候选 p 应用前后的 OpenSTA 实测 WNS 差, 在理想线网模式、同一时序约束文件 SDC 与时钟约束下计算:

$$\Delta\text{timing}(p) = \text{WNS}_{\text{after}}(p) - \text{WNS}_{\text{before}}. \quad (1)$$

生成阶段以逻辑级缩减与库延迟差作代理估计, 实测阶段以真实值排序。节点代价 $\text{cost}(v)$ 是一组启发式代

图 3: F1-F6 失效驱动反馈闭环: 候选实测失败后按类型更新割权重并重割, 直至接受或达到轮数上限



价, 其与 WNS 的关联通过关键路径覆盖奖励建立: 设 $\text{depth}(v)$ 为 v 在锥内的逻辑深度、 $\mathbf{1}_{\text{cp}}(v)$ 为 v 是否位于 OpenSTA 报告的关键路径上, 则

$$\text{cost}(v) = \frac{1 + \lambda_b / (1 + \text{depth}(v)) + \lambda_s s(v)^2 / S + 0.01 \lambda_v s(v) + 0.1 \lambda_e \text{fanout}(v)}{1 + \lambda_c \mathbf{1}_{\text{cp}}(v) \text{depth}(v) / D_{\max}}, \quad (2)$$

其中 $\lambda_b / \lambda_s / \lambda_v / \lambda_c$ 为边界、尺寸、验证、关键覆盖权重, λ_e 为等价稳定权重 (默认均 1.0), $\text{fanout}(v)$ 为门 v 的扇出数 (仅对有 R 候选的门计入), $s(v)$ 为门 v 的扇入锥规模, $S = \sum_u s(u)^2$ 为平方和, $D_{\max}$ 为锥内最大逻辑深度。

归一化项 $s(v)^2 / S$ 引导割集避开锥规模过大的门; 验证代价项 $0.01 \lambda_v s(v)$ 与 F5 反馈共同避开验证代价高的门; 等价稳定项 $0.1 \lambda_e \text{fanout}(v)$ 提高高扇出门的割代价, 由 F1 反馈上调 λ_e ; 关键覆盖奖励使关键路径门获得更低代价, 将割集引向真实违例区域。

式 (2) 是割集与 WNS 之间的启发式桥梁而非精确代理, §IV-D 以 s382 敏感性实测作为代表性验证。

候选排序使用与割图节点代价作用层次不同的独立评分函数, 权重记为 α_* :

$$\begin{aligned} \text{score}(p) = & \alpha_t \Delta\text{timing}(p) - \alpha_s |p| \\ & - \alpha_b |\text{boundary_in}(p)| - \alpha_b |\text{boundary_out}(p)| \\ & - \alpha_v c_{\text{verify}}(p) + \alpha_e \mathbf{1}[\text{equiv}(p)] \\ & - \alpha_{\text{pen}} (1 - \mathbf{1}[\text{equiv}(p)]), \end{aligned} \quad (3)$$

其中 $\alpha_t, \alpha_s, \alpha_b, \alpha_v, \alpha_e, \alpha_{\text{pen}}$ 为评分权重 (默认 1.0, $\alpha_{\text{pen}} = 10.0$), 与式 (2) 的割图权重作用层次不同: λ_* 决定“割哪里”, α_* 只决定已生成候选的排序。

$\Delta\text{timing}(p)$ 即式 (1) 的实测 WNS 差, $c_{\text{verify}}(p)$ 为估计验证代价, $\mathbf{1}[\text{equiv}(p)]$ 为结构签名等价预筛结果, 为 1 表示通过。评分仅用于排序, 最终接受与否由 OpenSTA 实测与 ABC cec 决定。

2) 失效驱动细化: F1-F6 失败分类驱动细化 (表 III, 闭环见图 3)。多轮细化按“割图、失败分

表 III: F1-F6 失败类型与反馈动作

失败类型	检测条件	反馈动作
F1 等价性验证失败	ABC cec 未通过	提高等价稳定奖励并增加边界惩罚, 使此类候选在下一轮割代价中贬值
F2 边界失败	锥边界未闭合	收紧锥边界, 保留已映射门
F3 尺寸过大	候选尺寸超过阈值	增加尺寸惩罚, 强制更小割
F4 时序收益不足	$\Delta WNS < \text{threshold}$	上调关键覆盖奖励, 使下一轮割集方案集中于真实关键路径门
F5 验证超时	$\text{timeout} > \text{threshold}$	增加验证代价惩罚 λ_v 并将最大锥门数减半
F6 SPEF 复测失败	理想线网下改善 $>$ 阈值但 SPEF 下不改善	标记高线载路径, 增加边界惩罚以规避高扇出路径

类、权重更新、重割”循环, 直至成功或达到最大迭代数; 关闭反馈 (权重固定) 时作为消融对照。

权重更新不是简单重试, 而是每次失败将对应权重加 1.0, 默认初值均为 1.0: F1 提高等价稳定奖励并增加边界惩罚 λ_b , F2/F6 增加边界惩罚 λ_b , F3 增加尺寸惩罚 λ_s , F4 增加关键覆盖奖励 λ_c , F5 增加验证代价惩罚 λ_v 并将最大锥门数减半, 下限为 1; 效果示例见 §IV-D。

3) 形式等价与 SPEF 门控: 候选级等价在生成期由结构签名保证, 其中 R 候选来自 Liberty 布尔函数匹配, G/B 按构造保持逻辑功能; 时序指标由 OpenSTA 3.1.0 在理想线网模式下实测得到。

全局等价回验采用 ABC cec, 由 Yosys miter-equiv 与 sat -prove-asserts 实现; 逐候选主导开销为 OpenSTA 实测 0.3–4s。


该门控以一次低成本复测过滤物理无效候选, 将 SPEF 从外环的被动事后评估变为内环的迭代反馈信号。

D. 工程实现要点

为生成映射网表, FAECO 采用 Yosys 的 synth-noabc 与 abc-liberty 两步综合流程; 工艺库与输入 Verilog 均固定提交哈希, 保证流程可复现。

扇入锥 $C(G, t) = (V_C, E_C)$ 由反向广度优先搜索 (BFS) 抽取。对数十万门设计, 按逻辑深度将违例锥切分为受门数上限限制的子锥, 独立抽取候选并沿关键路径顺序生成, 既避免内存与求解超限, 也使候选集中于关键路径。上述设计在第 IV 节依次验证: 主结果检验修复质量与效率, 跨基准检验泛化性, 消融与基线对比检验各机制的独立贡献, 真实版图验证检验物理保持性与 SPEF 门控。

图 4: ISCAS89 顺序电路混合修复主结果 (周期 0.5 ns)



IV. 实验

A. 实验设置

工具链与环境: OSS-CAD Suite nightly (Yosys 0.67+146)、OpenSTA 3.1.0、Z3 5.0.0、NetworkX 3.6.1 与 Python 3.11.9, 运行于 WSL2 Ubuntu, 8 核 16 线程、32 GB RAM; 固定种子与固定工具链版本保证流程确定性。

数据集: 主实验采用 8 个 ISCAS89 顺序电路 (s27/s382/s420/s641/s713/s820/s832/s953), SKY130 HD 标准单元库、固定 ORFS (OpenROAD Flow Scripts) 提交哈希与 tt_025C_1v80 工艺角下经 Yosys 映射后由 OpenSTA 以周期 0.5 ns 制造违例; ITC-99 与 PicoRV32 泛化实验见 §IV-C1、§IV-C。全部电路统一流程, 两种配置见下。

参数与可重复性: 默认的效率优先配置采用搜索宽度 $w = 1$ 、至多 10 轮, 决策层排序并在首个严格改善后即停; 收敛配置关闭提前停止, 运行 20 轮至无严格改善。JOINT 采用沿关键路径深度至多 3 的滑动窗口枚举, 上限 50 组合且不含 B; 扇入锥分治阈值为 1000 门。

评分函数见式 (3), 默认权重 $\alpha_t = \alpha_s = \alpha_b = \alpha_v = \alpha_e = 1.0$ 、 $\alpha_{\text{pen}} = 10.0$, 作为排序权重区别于割图权重 λ_* 。

B. 主结果: ISCAS89 修复质量与效率

本实验验证 FAECO 在标准基准上的基础修复能力与策略分布。8 个 ISCAS89 电路全部严格改善, 如图 4 所示, 并通过网表审计, 无多驱动违例。

策略分布与失效驱动自适应的设计一致: JOINT 贡献最大, 作用于 s27/s382/s420/s953; G 次之; R 最少, 仅 s820; B 仅产生不超过 0.05 ns 的微弱改善。

该分布反映两类规律：JOINT 沿关键路径的深度受限滑动窗口可同时压缩多级逻辑，而单门 G 只调整驱动强度、不改变逻辑级数，与纯 G 在 s420/s953 上止步于 -1.21 与 -1.22 ns 的结果一致；R 仅在 s820 有效，表明 ISCAS89 中多数复杂门在该工艺库缺乏等价布尔替换候选。该观察与 §IV-C1 中 b06 的失败同源，共同指向 R 候选覆盖率为逻辑重综合有效性的前提条件。

C. 跨基准泛化验证

1) *ITC-99* 基准族：本实验验证流程迁移到更大规模基准族后的泛化能力。图 5 汇总 19 个可映射电路的修复结果，18/19 电路 WNS 严格改善，占比 94.7%，6 个大电路 b14/b15/b17/b20/b21/b22 全部成功。

b06 构成明确局限：关键路径由多输入复合门链构成，库中无等价 R 候选，G 放大与 JOINT 枚举均因输入电容增大拖累前级而恶化，纯 G 的 148 次与混合的 156 次候选全部被拒，B 亦无净收益。

策略分布为 5 个 R、1 个 G 与 12 个 JOINT，其中 b20/b21 的 JOINT 收益最大，各为 $+1.98$ 与 $+2.16$ ；19 电路合计 1693 次候选 STA 调用，约 12.5 分钟。

b18 与 b19 分别含 37.6 万与 75.5 万门，基线 WNS 为 -2.24 与 -0.88 ，周期取 13.15 与 17.04 ns。b18 以 93 次候选 STA 调用接受 JOINT 修复，将 `nor4_2` 与 `a211oi_2` 联合替换，WNS 由 -2.24 改善至 -2.09 ；13 个单门 G 候选均因输入电容拖累前级而未严格改善，边界在于 XOR/MAJ/XNOR 等复杂门无等价候选。b19 以 58 次候选 STA 调用接受单门 G，将 `a211oi_1` 换为 $4\times$ 驱动的 `a211oi_4`，WNS 由 -0.88 改善至 $+0.13$ 并满足时序，TNS 清零、最差松弛 0.41。两电路 STA 调用均不足百次，规模较 ISCAS89 增大数千倍未带来指数增长。

2) *PicoRV32* 异构族：本实验验证流程在异构寄存器传输级 (RTL) 结构上的跨设计迁移能力。同一 RTL 源下三个结构差异极大的 PicoRV32 子模块直接复用 ISCAS89 流程，如图 6 所示：`picorv32` 采用 R 取得 $+1.13$ ns 改善、`pcpi_mul` 采用 G 取得 $+0.05$ ns 改善，存储密集子模块为结构边界负结果，与 b06 同类。

D. 消融与基线对比

本实验逐项剥离反馈、决策层与候选空间，定位各自对质量与效率的贡献。反馈开启/关闭对比在 $w = 1$

下进行，如图 7。开启时 6/8 电路第 2 轮即成功；关闭时 6/8 电路 8 轮内找不到修复，其中 s641/s713 因单门 G 即有效而反馈非必需。6 电路各出现 1 次 F4，关闭时合计 48 次；开启使所需搜索宽度由 $\geq 4-8$ 降至 ≤ 2 ，STA 省 44%–89%。

决策层排序与提前停止在 $w = 1$ 加反馈的基础上叠加，如图 8。优先级表由 8 电路 12205 条历史轮次离线归纳，仅用于决策表生成；s832 以 3 次候选 STA 调用完成修复而全评估需 43 次。留一法 8/8 成功，候选 STA 调用次数合计 27 次、均值 3.4 次/电路，WNS 与全数据表逐电路一致；相对全评估 110 次削减 75.5%，宽度放宽到 2 时 WNS 一致但 STA 增至 39 次、增幅 44%。

(a) **质量对比**。纯 G、纯 B 与随机顺序三组基线均运行 20 轮至收敛，如图 9a；随机基线与混合共享 R/G 子空间与接受规则，其差距同时包含候选空间与排序/反馈。混合修复最终 WNS 优于基线：8/8 优于纯 G 与随机，对纯 B 为 7/8 严格优于、s27 打平，见表 IV；s27/s382/s641/s713 收敛至满足时序、s420 至 -0.02 ，纯 G 止步于 -0.18 至 -1.28 。纯 G 3 轮即达 20 轮结果，说明其瓶颈在于候选空间表达能力。平均改善取各电路基线减最终 WNS 的均值，同时报告比例与中位数：混合 1.07 ns 对纯 G 0.16 ns，约 6.7 倍，中位数 1.13 对 0.09 ns；改善比例 46%–104%，中位数约 100%。

(b) **效率对比**。收敛配置以 8069 次 STA 换取 WNS 全面改善，见表 IV；效率优先配置则以最少 STA 完成修复，两者回答不同问题。同预算对照在 s382/s820 上以 60 与 500 次 STA 为预算执行：固定 $R \rightarrow G \rightarrow B$ 与随机顺序两种非自适应顺序最终 WNS 一致，60 次时为 $-0.79/-1.13$ ，500 次时为 $-0.56/-0.79$ ，即非自适应排序不改变同预算质量。效率优先配置下，混合以 27 次 STA 完成 8/8 修复，纯 G 需 3066 次、随机 4806 次，削减 99.1% 与 99.4%。

(c) **策略与鲁棒性**。纯策略消融在 s382、b15 与 `picorv32` 上分别只开 R/G/B，结果如图 9b。B 仅产生 0.01~0.06 ns 级收益，19 电路 11/19 严格改善、b22 最大 $+0.06$ ns，混合收益由 R/G/JOINT 承担。单策略覆盖不完整：s382 纯 R 失败、纯 B 仅 -0.93 、纯 G 收敛 -0.83 ，而 b15/`picorv32` 纯 R 或纯 G 已达混合水平。

参数敏感性：SPEF 复测阈值取 5/10/20 ps 不改变接受集合。对 s382 将 $\lambda_b/\lambda_s/\lambda_c$ 扰动 $\pm 100\%$ 时 WNS

图 5: ITC-99 跨基准泛化: 19 个可映射电路的 WNS 修复




图 6: PicoRV32 异构基准的跨设计泛化




图 8: 轮内决策与提前停止的 STA 效率




图 7: 搜索宽度 × 反馈消融




表 IV: 不同策略在收敛配置 (20 轮) 下的最终 WNS 与 STA 开销, WNS 单位 ns

电路	混合 WNS	混合 STA	纯 G WNS	纯 G STA	纯 B WNS	纯 B STA	随机 WNS	随机 STA
s27	+0.01	119	-0.18	32	+0.01	42	-0.18	84
s382	+0.02	910	-0.81	447	-0.79	700	-0.81	578
s420	-0.02	580	-1.21	146	-0.56	328	-1.17	330
s641	0.00	814	-1.18	451	-0.36	980	-1.05	894
s713	0.00	784	-1.28	313	-0.34	974	-1.28	699
s820	-0.20	1464	-1.17	450	-0.93	1740	-1.16	635
s832	-0.66	1375	-1.16	501	-1.17	1236	-1.16	640
s953	-0.06	2023	-1.22	726	-1.07	2782	-1.21	944


混合配置为 R+G+B+JOINT 全开, 收敛语义运行至无改善; 混合/纯 G/纯 B STA 为达到各自最终 WNS 的累计候选 STA 调用次数; 随机基线基线在 R/G 子空间内随机顺序, 未启用 B/JOINT, 其 WNS 为 3 种子均值, STA 为单种子对应电路的候选 STA 调用次数, 其 8 电路合计为 4804 次; 3 种子合计 14417 次, 上文所用 4806 次即 3 种子均值 (与单种子列合计 2 次差属种子间差异)。

恒为 -0.83 , 结果限于该电路与这组权重。


s382 热启动以 FAECO 候选作纯 G 初始解, 13 次 STA 即从 -0.89 收敛至 -0.85 , 较冷启动的 24 次节省近半, 与冷启动最优 -0.83 相差 0.02ns ; s820/s832/s953 分别经 4/3/3 轮完成主要改善, 如图 9 所示。

E. 物理验证: 版图保持性与 SPEF 门控

本实验验证预布局修复在真实版图下的保持性, 并评估简化 SPEF 门控的筛选效果。对 8 个 ISCAS89 电路执行真实布局布线 (P&R), 结果见表 V; 另设 A 独立 SPEF 负载扫描与 B 迭代式 SPEF 门控闭环两组实




(a) 收敛配置竞争基线对比：左为修复后 WNS，右为候选 STA 调用次数



(b) 纯策略消融：基线、混合与纯 R/G/B 的最终 WNS (混合含 R/G/B/JOINT, 窗口深度 3)

图 9: 收敛配置下 WNS 随轮次收敛，三个代表性电路的轮次为算法 1 的外环迭代，每轮至多接受一个候选，数据点为该轮开始时网表 WNS



验，均基于同一网表。

s27/s382/s641/s713/s820 五个电路布线后保持改善，s832 持平，s420/s953 轻微恶化 0.01–0.02 ns；其中 s382 布线后 WNS 由 -1.16 改善至 -1.02 、TNS 由 -15.77 改善至 -14.58 ，布线后改善 $+0.14$ ，较预布局阶段的 $+0.09$ 更显著。

(A) **独立 SPEF 负载扫描**采用默认 $40\mu\text{m}/\text{unit}$ 线长。图 10a 在 $2\text{--}200\mu\text{m}$ 负载扫描下显示：s382 的 R 候选在 $5\mu\text{m}$ 时改善 $+0.03$ 、 $10\mu\text{m}$ 以上归零；b18 的 JOINT 候选在 $2\mu\text{m}$ 时 $+0.11$ 、 $10\mu\text{m}$ 时 $+0.03$ 、 $20\mu\text{m}$ 以上归零；理想线网下的 $+0.01$ 与 $+0.13$ 改善均随负载增大衰减归零。

(B) **迭代式 SPEF 门控闭环**中，理想线网改善超过 10ps 才复测，F6 反馈提高边界惩罚。图 10b 结果显示：s382 的 50 个候选全部未通过复测，复测 WNS 为 -1.32 至 -1.37 、理想基线为 -0.94 ；b18 的 6 个候选同样全部失败，SPEF 与理想 WNS 为 -2.41 对 -2.24 ；F6 将边界惩罚逐轮提升至 $6.0\text{--}7.0$ 。

表 V: 真实 P&R 版图验证：8 个 ISCAS89 电路布线后 WNS 对比 (OpenROAD 2.0 + SKY130 HD PDK, WNS 单位 ns)

电路	预布局基线	预布局修复	布线后基线	布线后修复	Δ
s27	-0.27	-0.18	-0.36	-0.22	+0.14
s382	-0.98	-0.89	-1.16	-1.02	+0.14
s420	-1.56	-1.55	-1.80	-1.82	-0.02
s641	-1.63	-1.59	-2.10	-2.02	+0.08
s713	-1.33	-1.31	-1.59	-1.58	+0.01
s820	-1.19	-1.17	-1.52	-1.49	+0.03
s832	-1.23	-1.17	-1.51	-1.51	0.00
s953	-1.31	-1.27	-1.60	-1.61	-0.01


统一映射网表与同一接受候选；s27 因面积过小采用 10% 利用率布局规划；布线后 Δ 为修复网表相对基线网表的 WNS 变化。

全部未通过复测的结果与表 V 中同一候选在真实版图布线后保持 $+0.14$ 改善并不矛盾：简化 SPEF 以 $40\mu\text{m}/\text{unit}$ 估计线长生成集总 RC，高于真实 P&R 的线长分布，筛选偏保守，最终以真实 P&R 为准。复测阈值 10ps 与线长估计 $40\mu\text{m}/\text{unit}$ 为经验设定的保守近似，未经系统校准；当前 SPEF 门控属于概念验证，结论限定为可减少物理无效候选，参数校准列为未来工作，见 §V。


B 策略在受控保持时间场景 (`set_clock_uncertainty -hold 0.8ns`) 下的补充验证与完整数据见附录 A。

V. 结论

本文提出 FAECO，在候选构造阶段统一编码等价性与时序目标，并通过失效反馈与估计线载门控实现自适应搜索。ISCAS89 与 ITC-99 取得严格时序改善，PicoRV32 控制与数据密集子模块同样改善，效率优先模式大幅降低实测开销；真实版图验证表明预布局修复在布线后大部分保持。该实现基于开源 OSS-CAD 工



(a) SPEF 负载扫描下 WNS 改善随线长的变化 (s382 的 R 候选与 b18 的 JOINT 候选)



(b) SPEF 门控的保守性初探: 理想网改善候选的 SPEF 复测通过数 (当前 $40\mu\text{m}/\text{unit}$ 估计线载下, s382 的 50 个与 b18 的 6 个候选全部未通过复测, 反映门控参数偏保守而非修复失效)

具链与公开工艺库, 在失效反馈与物理门控的端到端闭环上属首次开源实践。消融与留一法实验表明, 失效反馈、决策层排序与提前停止对效率的提升可跨电路复用。收敛配置下的基线对比证实混合候选空间的优势主要来自候选空间本身: 随机基线与混合共享 R/G 子空间, 其差距同时包含排序与反馈的贡献。

主要局限与未来工作如下:

(1) 真实版图验证目前限于 ISCAS89 基准, 后续将扩展到全部基准并建立迭代式版图感知闭环。

(2) 失败反馈学习与自适应预算分配在百万门级规模与更多工艺库上的效率边界尚未量化。

(3) 简化 SPEF 门控的复测阈值与线长估计需按工艺系统校准, 当前参数为经验近似的概念验证; 对无 R 等价候选、G/JOINT 放大均拖累前级的电路如 b06, 修复能力不足, 需扩展工艺库与门级重组能力以扩大可修复空间。

附录 A

保持时间补充数据

作为补充场景实验, 在 `set_clock_uncertainty -hold 0.8ns` 约束下测试 B 策略对最差保持松弛路径的修复: 7/8 电路获得真实可测收益, s820/s832 修至满足时序、其余改善 0.01–0.05 ns, 且均未劣化建立时间 WNS。B 在保持时间场景有效而在建立时间场景无效, 7/8 对 0/8, 机理在于 D 端轻负载缓冲器链直接增加数据路径延迟; s27 因 D 端负载已轻、收益不足以弥补面积与寄生增量而未获净收益。

参考文献

- [1] K.-H. Ho, Y.-P. Chen, J.-W. Fang, and Y.-W. Chang, “ECO timing optimization using spare cells and technology remapping,” *IEEE*

表 VI: 保持时间场景扩展: B 策略迭代修复的真实 OpenSTA 实测 (`set_clock_uncertainty -hold 0.8ns`)

电路	保持时间基线	修复后	建立时间	WNS	接受修复
s382	-0.38	-0.33	-0.98	2	轮: DFF_2 / DFF_13 各 1×buf_1
s420	-0.36	-0.33	-1.56	1	轮: DFF_12 1×buf_1
s641	-0.36	-0.35	-1.63	1	轮: DFF_4 1×buf_1
s713	-0.36	-0.35	-1.33	1	轮: DFF_15 1×buf_1
s820	-0.16	+0.01（满足时序）	-1.19 → -1.12	4	轮: DFF_0/1/3/2 各 1×buf_1
s832	-0.08	+0.01（满足时序）	-1.23 → -1.16	4	轮: DFF_3/0/2/1 各 1×buf_1
s953	-0.22	-0.20	-1.31	2	轮: DFF_1 / DFF_19 各 1×buf_1
s27	-0.36	-0.36（无改善）	-0.27	—	（4 候选全被拒绝）

Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 29, no. 5, pp. 697–710, 2010.

- [2] K.-H. Ho, J.-H. R. Jiang, and Y.-W. Chang, “TRECO: Dynamic technology remapping for timing engineering change orders,” *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 31, no. 11, pp. 1723–1733, 2012.
- [3] V. N. Kravets, N.-Z. Lee, and J.-H. R. Jiang, “Comprehensive search for ECO rectification using symbolic sampling,” in *Proc. Design Automation Conference (DAC)*, Article 71, pp. 1–6, 2019.
- [4] H.-Y. Chang, I. H.-R. Jiang, and Y.-W. Chang, “Timing ECO optimization via Bezier curve smoothing and fixability identification,” *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 31, no. 12, pp. 1857–1866, 2012.
- [5] H.-Y. Chang, I. H.-R. Jiang, and Y.-W. Chang, “Timing ECO

- optimization using metal-configurable gate-array spare cells,” in *Proc. Design Automation Conference (DAC)*, pp. 802–807, 2012.
- [6] B.-H. Wu, C.-J. Yang, C.-Y. Huang, and J.-H. R. Jiang, “A robust functional ECO engine by SAT proof minimization and interpolation techniques,” in *Proc. IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD)*, pp. 729–734, 2010.
 - [7] H.-Y. Chang, I. H.-R. Jiang, and Y.-W. Chang, “Simultaneous functional and timing ECO,” in *Proc. Design Automation Conference (DAC)*, pp. 140–145, 2011.
 - [8] A.-C. Cheng, I. H.-R. Jiang, and J.-Y. Jou, “Resource-aware functional ECO patch generation,” in *Proc. Design, Automation & Test in Europe Conference (DATE)*, pp. 1036–1041, 2016.
 - [9] J.-H. Hung, Y.-C. Lin, W.-K. Cheng, and T.-M. Hsieh, “Unified approach for simultaneous functional and timing ECO,” *IET Circuits, Devices & Systems*, vol. 10, no. 6, pp. 514–521, 2016.
 - [10] A. Q. Dao, N.-Z. Lee, L.-C. Chen, M. P.-H. Lin, J.-H. R. Jiang, A. Mishchenko, and R. K. Brayton, “Efficient computation of ECO patch functions,” in *Proc. Design Automation Conference (DAC)*, Article 51, pp. 1–6, 2018.
 - [11] Q. Zhu, N. Kitchen, A. Kuehlmann, and A. L. Sangiovanni-Vincentelli, “SAT sweeping with local observability don’t-cares,” in *Proc. Design Automation Conference (DAC)*, pp. 229–234, 2006.
 - [12] H. Pan, R. Zhang, Y. Xia, L. Wang, F. Yang, X. Zeng, and Z. Chu, “A semi-tensor product based circuit simulation for SAT-sweeping,” in *Proc. Design, Automation & Test in Europe Conference (DATE)*, pp. 1–6, 2024.
 - [13] Z. Li, Y. Zhou, and W. Shi, “O(mn) time algorithm for optimal buffer insertion of nets with m sinks,” *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 31, no. 3, pp. 437–441, 2012.
 - [14] Y.-C. Lu, S. Nath, V. Khandelwal, and S. K. Lim, “RL-Sizer: VLSI gate sizing for timing optimization using deep reinforcement learning,” in *Proc. Design Automation Conference (DAC)*, pp. 733–738, 2021.
 - [15] Y. Ye, P. Xu, L. Ren, T. Chen, H. Yan, B. Yu, and L. Shi, “Learning-driven physically aware large-scale circuit gate sizing,” *IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.*, vol. 44, no. 5, pp. 1901–1914, 2025.
 - [16] H. Wu, Z. Huang, X. Li, and W. Zhu, “AiTO: Simultaneous gate sizing and buffer insertion for timing optimization with GNNs and RL,” *Integration*, vol. 98, Article 102211, 2024.
 - [17] H.-H. Hsiao, Y.-C. Lu, S. K. Lim, and H. Ren, “BUFFALO: PPA-configurable LLM-based buffer tree generation,” in *Proc. IEEE/ACM Int. Conf. Computer-Aided Design (ICCAD)*, pp. 1–9, 2025.